Как выбрать ESD-защиту для USB, Ethernet и HDMI
ESD-массив должен ограничить напряжение на входе микросхемы и не испортить high-speed channel. Обычный мощный TVS с большой ёмкостью может защитить питание, но закрыть eye USB 3.x или HDMI. И наоборот, ультранизкая ёмкость не гарантирует низкий clamp при реальном токе и хорошей разводке. Защита — это компонент плюс путь разрядного тока. Если TVS стоит далеко от разъёма, импульс сначала проходит вдоль платы, наводится на соседние цепи и только затем отводится. Начинайте с карты ESD current path и reference/chassis.
Определите доступные пользователю точки
Внешний connector, кнопка, корпусной шов, cable shield и test pad могут принимать разряд. Разделите contact и air discharge, полярности и уровни по applicable standard/product requirement. IEC 61000-4-2 test level — характеристика испытания системы, а не простой рейтинг диода.
Нарисуйте путь от наконечника генератора к return plane. Импульс замыкается через установку; отсутствие низкоиндуктивного пути заставляет его искать сигнальные земли и кабели.
VRWM и нормальный сигнал
Reverse working voltage должно быть выше максимального steady/common-mode сигнала с допусками. Для USB data линии уровень мал, но connector может видеть fault; для HDMI/ethernet common-mode и bias зависят от interface. Слишком низкий VRWM увеличивает leakage/искажение или проводимость.
Не выбирайте TVS только по названию «5 В». Сверяйте actual pin voltage, polarity и topology массива (rail-to-rail или ground-referenced).
Breakdown и clamping voltage
VBR измеряется при малом test current, а Vclamp — при указанном импульсном токе. Защищаемый PHY имеет absolute maximum; остаточное напряжение на нём равно clamp плюс L × di/dt разводки. Поэтому диод с хорошим datasheet, подключённый длинной дорожкой, может не защитить.
Сравнивайте dynamic resistance и TLP data, если доступно. IEC rating «±8 кВ contact» не говорит, какое напряжение увидит IC.
Паразитная ёмкость
Capacitance шунтирует высокочастотный сигнал и создаёт impedance discontinuity. Для USB2 High-Speed, USB3, HDMI и Gigabit Ethernet требования различаются. Используйте differential/line capacitance при рабочем bias, не только typical при 0 В.
Симметрия пары важна: mismatch capacitance превращает differential energy в common mode. Multi-line flow-through arrays обычно дают лучшую symmetry/layout.
Package и flow-through трассировка
Компонент ставят у connector до длинного участка. Линии входят в protected pins и выходят к PHY без stub. Ground pins подключают несколькими короткими vias к chassis/ground plane согласно reference. Большая общая площадка может добавить capacitance/inductance.
Избегайте T-ответвления «основная пара прямо, TVS сбоку». Даже 5–10 мм создают индуктивность и задержку, позволяя первому фронту пройти к IC.
Chassis и digital ground
Если металлический shield соединён с chassis, ESD лучше отводить туда коротко, не протаскивая через digital ground. Connection между chassis и signal ground проектируют осознанно (прямое, RC/сapacitive, bridge) по EMC/safety. Универсальной схемы нет.
На пластиковой плате без chassis нужен широкий ground plane и путь к cable/earth через систему. Локальный island без возврата лишь поднимется по common-mode.
USB 2.0 и USB 3.x
USB2 D+/D− требуют low capacitance и symmetry; USB3 SuperSpeed — ещё меньшей C и controlled differential routing. Type-C добавляет CC/SBU, для которых допустимые напряжения и ёмкость другие. Один 6-линейный массив может быть неудобен для всех групп.
VBUS защищают отдельным TVS/eFuse по мощности. Data-line ESD не рассчитан на sustained overvoltage VBUS.
Ethernet
Размещение защиты относительно magnetics зависит от architecture. Cable side видит high common-mode/surge и связан с chassis; PHY side — другие уровни. Используйте решения, рекомендованные для конкретного PHY/magnetics и стандарта, сохраняя isolation.
ESD и surge — разные waveform/energy. Малый array для ESD может не выдержать lightning surge; GDT/TVS/transformer protection составляют многоступенчатую схему.
HDMI и DisplayPort
TMDS/high-speed lanes чувствительны к C и intra-pair mismatch. DDC/CEC/HPD имеют иные скорости/напряжения и могут использовать другую защиту. Выбирайте multi-channel array с опубликованными S-parameters/eye compliance для нужной data rate.
Connector shell и cable shield создают быстрый путь; правильное chassis bonding часто важнее увеличения кВ рейтинга диода.
Координация с внутренней защитой
Вход IC имеет собственные ESD structures, но они рассчитаны на manufacturing model, а не обязательно system-level IEC. External TVS должен принять большую часть тока. Series impedance между TVS и IC помогает, но на high-speed линии ограничен.
Проверьте latch-up и powered-off state. Разряд может подать ток в неактивную rail через internal diode и частично включить систему.
Испытательная компоновка
Планируйте места для current probe/near-field scan и тестовую прошивку. Во время ESD логируйте reset cause, link errors и состояние PHY. Pass — не только отсутствие разрушения; устройство должно соответствовать performance criterion и корректно восстанавливаться.
Тестируйте оба положения connector/cable, разные grounding и серийный корпус. Разряд в шов может быть хуже прямого разъёма.
Составьте protection coordination table
Для каждой линии укажите normal/common-mode/fault voltage, IC abs max, external TVS VRWM/VBR/Vclamp/TLP, capacitance, route inductance и expected residual. Для VBUS/shield добавьте surge waveform и energy. Таблица выявляет, что один массив нельзя автоматически распространить на все контакты разъёма.
Проверьте powered, unpowered и partially powered states. Разряд на выключенный порт может поднять internal rail через protection diode, вызвать latch-up или стереть данные. После каждого теста контролируйте leakage/PHY performance: компонент может деградировать без немедленного отказа.
Диагностируйте путь разряда
Near-field probe/current clamp и высокополосные voltage probes помогают увидеть, куда пошёл импульс. Если reset происходит при разряде в shield, временно сравните варианты chassis bonding, common-mode filtering и reset/power integrity. Не начинайте с бессистемной замены TVS.
Испытательный журнал содержит точку, полярность, уровень, число разрядов, orientation cable, режим устройства, результат и recovery. Для серийной приёмки выберите worst-case точки, а квалификация охватывает весь корпус. После изменения пластика, shield spring или screw повторите relevant tests: механика меняет путь ESD.
Практический пример
USB-C устройство имеет USB2 и SuperSpeed. Два low-capacitance flow-through массива ставятся сразу за connector для соответствующих пар, CC получает отдельную защиту с подходящим voltage, VBUS — power TVS/eFuse. Ground vias arrays ведут к широкой зоне/chassis connection.
После layout измеряют eye/BER до и после защиты и выполняют IEC test. Если reset возникает без повреждения, исследуют common-mode path и питание/reset, а не только заменяют TVS на «более мощный».
Примеры из каталога ChipBaza
TPD4E05U06DQAR — пример четырёхканального low-capacitance ESD array Texas Instruments для быстрых линий. USBLC6-2SC6 — двухлинейная защита ST, часто используемая для USB 2.0. Они различаются числом каналов, capacitance, package и speed suitability.
Перед заменой сравнивают VRWM, Vclamp/TLP, C, pinout, flow-through geometry и qualified standard. Совпадение «ESD 5 В» недостаточно.
Что фиксировать в BOM защиты
Full MPN связывают с line topology, VRWM, TLP/dynamic resistance, capacitance/S-parameters, IEC statement и footprint orientation. Approved alternate проходит both SI и system ESD на серийной плате; более высокий кВ-рейтинг не освобождает от теста. PCB assembly drawing контролирует близость к connector и ground vias, потому что даже правильная деталь в другом месте создаёт другую защиту.
Для входного контроля достаточно проверять маркировку/traceability, но qualification выполняют на нескольких образцах и после reflow. Сохраняйте выбранный polarity/orientation в AOI, поскольку зеркально установленный rail-to-rail array может выглядеть электрически «почти рабочим» до первого разряда или повышенного напряжения.
Эталонное изображение AOI хранится с ревизией платы и сборочной документации.
Типовые ошибки
- выбирать по кВ рейтингу без clamp/ёмкости;
- ставить TVS далеко от connector;
- делать длинный stub к массиву;
- отводить ESD через узкую digital-ground дорожку;
- применять один тип к VBUS, CC и SuperSpeed;
- считать ESD и surge одинаковыми;
- проверять только выживание, не link/reset errors;
- менять package, не пересматривая high-speed layout.
Чек-лист ESD-защиты
- определены точки разряда и performance criteria;
- VRWM выше всех нормальных/fault уровней;
- Vclamp + layout overshoot ниже стойкости IC;
- capacitance/S-parameters подходят data rate;
- array расположен первым у connector и без stub;
- есть низкоиндуктивный путь в chassis/plane;
- питание и медленные pins защищены отдельно;
- выполнены SI и IEC 61000-4-2 системные тесты.
Источники для технической проверки
Параметры и ограничения сверяйте с актуальной документацией производителя для полного артикула и нужного исполнения.
Следующий шаг
Проверьте артикулы и количество до отправки заявки
Загрузите спецификацию в BOM-сервис или пришлите полный код производителя менеджеру. Если точное совпадение не доказано, позиция останется на ручной проверке.