Целостность питания PDN: развязка, ESR, ESL и резонансы
Power Distribution Network включает преобразователь, bulk capacitors, planes/traces, vias, local decoupling, package и on-die capacitance. Её задача — удерживать напряжение в допуске при изменении тока во всём значимом диапазоне частот. Набор «по 100 нФ у каждого вывода» полезен, но не гарантирует низкий impedance и может создать антирезонансные пики. PDN проектируют по допустимому шуму и transient current. Затем моделируют/измеряют impedance, IR drop и time-domain response. Количество конденсаторов — следствие, а не цель.
Задайте допуск напряжения
Разделите DC tolerance регулятора, static IR drop, ripple, switching noise и transient droop. Если rail 1,0 В допускает ±30 мВ, нельзя отдать все 30 мВ одной динамике: часть съедают accuracy и падение меди.
Запишите максимальный шаг тока и edge/duration. Процессор может менять ток на амперы за наносекунды/микросекунды, а sensor rail — миллиамперы медленнее. Для каждого rail нужен свой бюджет.
Target impedance
Первое приближение:
Ztarget = ΔVallow / ΔIstep.
Если допускается 20 мВ при шаге 2 А, target = 10 мОм. PDN impedance должен оставаться ниже этой границы в диапазоне, где нагрузка возбуждает сеть. Это жёсткое требование; package/on-die и control loop распределяют работу по частотам.
Target impedance не заменяет временную симуляцию, но даёт количественную цель вместо «поставить побольше ёмкости».
Роль VRM
На низких частотах регулятор восстанавливает напряжение control loop. Его bandwidth и output impedance определяются topology/compensation. Выше bandwidth VRM не успевает реагировать, энергию дают bulk и MLCC. Не считайте регулятор идеальным voltage source на мегагерцах.
Output capacitors также входят в stability loop. Замена electrolytic с ESR на чистый MLCC может изменить фазовый запас старого LDO/регулятора. Проверяйте datasheet и loop response.
Реальный конденсатор
Модель содержит C, ESR и ESL. Ниже series resonance доминирует C, на resonance impedance минимален (около ESR), выше — ESL. Малый корпус и короткое подключение уменьшают ESL и поднимают полезную частоту.
Маркировка 22 мкФ не означает 22 мкФ в схеме. MLCC X5R/X7R теряет capacitance от DC bias, температуры, tolerance и aging. Effective C при 5 В для 6,3-вольтового 0805 может быть заметно меньше номинала.
Bulk и локальная развязка
Bulk у входа/VRM покрывает медленные load steps и cable/trace impedance. Среднечастотные MLCC размещают около области нагрузки, high-frequency — максимально близко к pins/balls с малой петлёй. Один большой capacitor далеко не заменяет несколько локальных из-за connection inductance.
Но десятки одинаковых MLCC параллельно уменьшают ESR и могут сделать resonance очень высоким Q. Иногда полезна controlled damping от polymer/electrolytic ESR или специальной RC-ветви.
Антирезонанс
Два capacitor bank с разными C/ESL могут образовать parallel resonance: один уже inductive, другой ещё capacitive. Impedance peak превышает значения каждого. Популярное правило 100 нФ + 1 нФ + 10 пФ без модели способно создать несколько пиков.
Используйте разумное распределение корпусов/values и проверяйте frequency sweep. Иногда один номинал с низкой ESL лучше «лесенки» через декады. Damping выбирают по симуляции/измерению.
Размещение и vias
Loop: power pin → capacitor → ground return должен быть минимальным. Via-in-pad или via рядом с pad уменьшает inductance; отдельные power/ground vias предпочтительнее длинных traces. Совместное via нескольких capacitors создаёт общую L и ухудшает их параллельность.
Для BGA разместите часть capacitors на обратной стороне под кристаллом с короткими vias. Plane pair с малым dielectric separation даёт distributed capacitance и низкую индуктивность.
Static и dynamic IR drop
Static drop рассчитывают по copper/vias/connectors при максимальном DC current и температуре. Узкая neck-down около BGA или connector может доминировать, хотя plane большая. Via current capacity и contact resistance проверяют отдельно.
Dynamic drop включает inductance: V = L × di/dt. Даже нулевое сопротивление не спасает длинный токовый loop от быстрого скачка. Поэтому токовый путь должен быть широким и коротким.
Ferrite bead в питании
Ferrite bead изолирует шумный/чувствительный домен на высоких частотах, но вместе с capacitors создаёт LC resonance и DC drop. Его «220 Ом» указаны на тестовой частоте, а при DC bias impedance меняется. Проверьте current rating и RDC.
Добавьте damping и убедитесь, что источник стабилен с load capacitance за bead. Не ставьте bead в core rail с большим transient без анализа.
Измерение impedance
VNA с 2-port shunt-through позволяет измерять миллиомы, но требует fixture/de-embedding и низкого noise. Инъекционный трансформатор/анализатор петли измеряет control loop VRM. TDR/IR camera помогают найти plane/via bottleneck.
Для простого проекта load step с fast electronic load показывает droop/overshoot. Подключайте probe ground spring у load pins; длинный ground lead создаёт ложные spikes.
Временной тест
Сформируйте worst-case step, близкий к реальной нагрузке. Измерьте напряжение непосредственно на pins или ближайшем test point, ток, enable и clock. Проверяйте разные режимы регулятора: PFM/PWM, sleep/wake и смену частоты.
Тестируйте min/max input, температуру и серийные tolerances. Если rail нарушает допуск только при cold capacitor ESR, это всё равно проблема.
Разделите требования по частотным областям
Составьте таблицу: VRM control loop обслуживает низкие частоты, bulk — следующий диапазон, local MLCC/planes/package — более высокие, on-die — самые быстрые. Границы получают из моделей/измерений, а не универсальной картинки. Для каждого диапазона укажите dominant impedance и возможный peak.
Так легче выбирать действие: droop в десятках килогерц исправляют loop/bulk, а 100-МГц spike — layout/package/measurement, не добавлением огромного electrolytic. Проверяйте сочетание VRM output impedance и capacitor bank, поскольку два по отдельности стабильных блока могут создать resonance.
Управляйте вариативностью производства
В approved BOM MLCC alternates сравнивают по effective capacitance curve, ESR/ESL, case/termination и temperature, а не только 22 мкФ/6,3 В. Stack-up/material и via drill тоже влияют на PDN. Сохраните PDN model и baseline VNA/load-step для каждой hardware revision.
На пилоте измерьте несколько плат, static voltage at load и temperature regulators/capacitors. Критерий приёмки содержит margin к tolerance во всех power modes. Если firmware меняет clock/performance state, добавьте соответствующие load transients в regression.
Практический пример
FPGA rail 1,0 В имеет шаг 1,5 А и допустимую динамическую просадку 25 мВ, значит Ztarget около 16,7 мОм. VRM покрывает до сотен кГц, polymer bulk — ниже/середину, 22/4,7/0,1 мкФ MLCC у BGA — выше. Effective capacitance берут из curves при 1 В.
PDN simulation выявляет peak 35 МГц между bank и package. Изменяют номинал/корпус или добавляют damping, затем проверяют VNA/load step. Добавление ещё десяти одинаковых 100 нФ без анализа могло бы усилить peak.
Примеры из каталога ChipBaza
GRM21BR60J226ME39L — пример MLCC Murata 22 мкФ, 6,3 В, X5R, 0805; effective capacitance при DC bias следует брать из характеристик. BLM21PG221SN1D — ferrite bead 220 Ом/2 А, у которого проверяют impedance curve, RDC и DC bias. Они иллюстрируют разные элементы PDN, а не универсальный фильтр.
Полный MPN важен: окончание меняет упаковку/исполнение, а похожий номинал другого размера имеет иной DC-bias и ESL.
Что закрепить в BOM PDN
Для каждого capacitor укажите effective-C requirement при рабочем V/T, case, dielectric, ESR/ESL или approved characteristic family; для bead — impedance curve под DC, RDC и saturation. Простой номинал не позволяет безопасную замену. PCB stack-up/plane spacing тоже является PDN-частью. Альтернатива проходит обновлённый impedance sweep/load-step, особенно если меняется корпус или технология polymer/electrolytic/MLCC.
Типовые ошибки
- считать nominal capacitance фактической;
- выбирать decoupling только по value;
- ставить capacitor далеко и соединять длинной дорожкой;
- создавать антирезонансы набором декад без sweep;
- забывать stability требования VRM/LDO;
- использовать ferrite bead как идеальную индуктивность;
- измерять droop длинной землёй щупа;
- проверять только room/typical load.
Чек-лист PDN
- задан допуск по rail и разложен error budget;
- рассчитан target impedance и load spectrum;
- VRM/planes/package/decoupling учтены вместе;
- MLCC пересчитаны по DC bias/T/aging;
- размещение минимизирует loop inductance;
- проверены resonance/antiresonance и damping;
- static/dynamic IR drop соответствует допуску;
- impedance и load transient подтверждены измерением.
Источники для технической проверки
Параметры и ограничения сверяйте с актуальной документацией производителя для полного артикула и нужного исполнения.
Следующий шаг
Проверьте артикулы и количество до отправки заявки
Загрузите спецификацию в BOM-сервис или пришлите полный код производителя менеджеру. Если точное совпадение не доказано, позиция останется на ручной проверке.