TPS65219 具有 3 个 BUCK 和 4 个 LDO 且适用于工业应用的电源管理 IC (PMIC)

1 特性

- 3 个开关频率高达 2.3MHz 的降压转换器。
  - 1 个 VIN：2.5V – 5.5V；I_{OUT}：3.5A；V_{OUT}：0.6V – 3.4V
  - 2 个 VIN：2.5V – 5.5V；I_{OUT}：2A；V_{OUT}：0.6V – 3.4V
- 4 个线性稳压器：
  - 2 个 VIN：1.5V – 5.5V；I_{OUT}：400mA；V_{OUT}：0.6V 至 3.4V（可配置为负载开关和旁路模式，支持 SD 卡）
  - 2 个 VIN：2.2V – 5.5V；I_{OUT}：300mA；V_{OUT}：1.2V – 3.3V（可配置为负载开关）
- 所有三个降压转换器均支持动态电压调节
- 低 IQ/PFM、PWM 模式（准固定频率）
- 可编程电源时序和默认电压
- I^2C 接口，支持标准模式、快速模式和快速+ 模式
- 旨在支持具有 14 个以上电源轨的系统（2 个 TPS65219 器件采用多 PMIC 配置）
- 2 个 GPO、1 个 GPIO 和 3 个多功能引脚
- EEPROM 可编程性

2 应用

- 低功耗工业 MPU 和 MCU，例如 AM62x、AM64x 和 AM243x
- HMI
- PLC
- 工业 PC
- 楼宇安全
- HVAC
- 视频监控
- 数据集中器
- 智能仪表
- 保护继电器
- 患者监护和诊断
- 成像

3 说明

TPS65219 是一款电源管理 IC (PMIC)，旨在为便携式和固定式应用中的各种 SoC 供电。该 PMIC 的额定环境温度范围为 -40°C 至 +105°C，因此适用于各种工业应用。该 PMIC 包含三个同步直流/直流降压转换器和四个线性稳压器。

DC-DC 转换器能够输出一路 3.5A 的电流以及两路各 2A 的电流。根据开关模式配置的不同，这些转换器需要一个 470nH 的小型电感器、4.7 µF 输入电容以及每个电源轨至少 10 µF 输出电容。

其中两个 LDO 在 0.6V 至 3.4V 的输出电压范围内支持 400mA 的输出电流。这些 LDO 支持旁路模式，用作负载开关，并允许在运行期间改变电压。另外两个 LDO 在 1.2V 至 3.3V 的输出电压范围内支持 300mA 的输出电流。这些 LDO 还支持负载开关模式。

I2C 接口、IO、GPIO 和多功能引脚 (MFP) 可实现与各种 SoC 的无缝连接。

封装信息

器件型号	封装	封装尺寸（标称值）
TPS65219	RSM（32 引脚 QFN）	4.00mm × 4.00mm
TPS65219	RHB（32 引脚 QFN）	5.00mm × 5.00mm



简化版应用

内容

1 特性.....1
2 应用.....1
3 说明.....1
4 器件比较.....3
5 引脚配置和功能.....4
6 规格.....7
6.1 绝对最大额定值.....7
6.2 ESD 等级.....7
6.3 建议运行条件.....7
6.4 热性能信息.....9
6.5 系统控制阈值.....9
6.6 BUCK1 转换器.....11
6.7 BUCK2、BUCK3 转换器.....13
6.8 通用 LDO（LDO1、LDO2）.....15
6.9 通用 LDO（LDO3、LDO4）.....17
6.10 GPIO 和多功能引脚（EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR）.....19
6.11 电压和温度监测器.....20
6.12 I^2C 接口.....21
6.13 典型特性.....24
7 详细说明.....26
7.1 概述.....26
7.2 功能方框图.....27
7.3 特性说明.....28
7.4 器件功能模式.....49
7.5 多 PMIC 运行.....54
7.6 用户寄存器.....58
7.7 器件寄存器.....59
8 应用和实施.....133
8.1 应用信息.....133
8.2 典型应用.....133
8.3 电源相关建议.....140
8.4 布局.....140
9 器件和文档支持.....142
9.1 接收文档更新通知.....142
9.2 支持资源.....142
9.3 商标.....142
9.4 静电放电警告.....142
9.5 术语表.....142
10 修订历史记录.....142
11 机械、封装和可订购信息.....144

Copyright © 2025 Texas Instruments Incorporated

4 器件比较

表 4-1 列出了预配置的可订购器件型号 (OPN) 和推荐的应用用例的简要汇总。此表还包含可用于支持新设计的配套资料资源。应用手册介绍了如何使用 TPS65219 PMIC 的电源和数字资源来满足特定处理器和 MCU 的要求。有关每个可订购产品的默认非易失性存储器 (NVM) 寄存器设置的完整摘要，请参阅技术参考手册 (TRM)。

TPS6521905 是一款用户可编程的版本，默认情况下禁用所有电源轨，并且可以进行编程以满足任何处理器或 SoC 的电源要求。

表 4-1. TI 处理器和 MCU 的器件比较表

器件名称	处理器/MCU	应用用例			配套资料	
		Vin	存储器	VDD_CORE	TRM	应用手册
TPS6521901	AM62x、AM62x SIP、AM64	5V	DDR4	0.75V	SLVUCH3	• AM62 SLVAFD0 • AM64 SLVAFE9 • AM243 SLVAFK3
TPS6521902	AM62x、AM62x SIP、AM64	3.3V 或 5V	LPDDR4	0.75V	SLVUCL0	
TPS6521903 (1)	AM62x、AM62x SIP、AM64	3.3V 或 5V	DDR4	0.75V	SLVUCJ2	
TPS6521904 (1)	AM62x、AM62x SIP、AM64、AM243	3.3V 或 5V	DDR4	0.85V	SLVUCL1	
TPS6521907	AM62x、AM62x SIP、AM64、AM243	5V	DDR4	0.85V	SLVUCL9	
TPS6521908	AM62x、AM62x SIP、AM64、AM243	3.3V 或 5V	LPDDR4	0.85V	SLVUCM0	
TPS6521909	AM62A、AM67	5V	LPDDR4	0.85V 或 0.75V	SLVUCZ4	
TPS6521910	AM62A、AM67	5V	LPDDR4	0.85V 或 0.75V	SLVUD09	
TPS652190C	NXP I.MX 8M Plus	3.3V	DDR4	0.85	SLVUCV3	SLVAFQ2
TPS6521940	NXP I.MX93	5V	LPDDR4	0.85V	SLVUD41	TIDA-050087
TPS6521905	用户可编程版本	不限	不限	不限	TPS65219 非易失性存储器 (NVM) 编程指南	

(1) 带 PMIC 的 AM62B 入门套件默认带有 TPS6521904，支持 VDD_CORE=0.85V。还可以使用 TPS6521903 PMIC 对此硬件进行修改，以支持 VDD_CORE=0.75V。

Copyright © 2025 Texas Instruments Incorporated

5 引脚配置和功能



图 5-1. RHB 封装，32 引脚 QFN（顶视图）



图 5-2. RSM 封装，32 引脚 QFN（顶视图）

表 5-1. 引脚功能

引脚名称	引脚编号	类型	说明	如果不使用连接（必须永久禁用输出电源轨）
FB_B1	1	I	Buck1 的反馈输入。连接到 Buck1 输出滤波器。标称输出电压在 EEPROM 中配置。	连接到 GND
LX_B1_1	2	PWR	Buck1 的开关引脚。将 Buck1 电感器的一侧连接到此引脚。	保持悬空
LX_B1_2	3	PWR	Buck1 的第 2 个开关引脚。将 Buck1 电感器的一侧连接到此引脚。连接至 LX_B1_1。	保持悬空
PVIN_B1_1	4	PWR	BUCK1 的电源输入。使用 4.7 µ F 或更大的陶瓷电容器将此引脚旁路至地。PVIN_B1_1 引脚上的电压不得超过 VSYS 引脚上的电压。	连接到 VSYS
PVIN_B1_2	5	PWR	BUCK1 的第 2 个电源输入。此引脚与引脚 4 共用旁路电容器。PVIN_B1_2 引脚上的电压不得超过 VSYS 引脚上的电压。	连接到 VSYS
PVIN_LDO1	6	PWR	LDO1 的电源输入。PVIN_LDO1 引脚上的电压不得超过 VSYS 引脚上的电压。	连接到 VSYS
VLDO1	7	PWR	LDO1 的输出电压。标称输出电压在 EEPROM 中配置。使用 2.2µF 或更大的陶瓷电容器将此引脚旁路至地。	保持悬空
GPO1	8	O	通用开漏输出。可在上电和断电序列中进行配置，从而启用外部电源轨。	保持悬空
SDA	9	I/O	I2C 串行端口的数据引脚。I2C 逻辑电平取决于外部上拉电压。	连接到 VIO
SCL	10	I	I2C 串行端口的时钟引脚。I2C 逻辑电平取决于外部上拉电压。	连接到 VIO

Copyright © 2025 Texas Instruments Incorporated

表 5-1. 引脚功能（续）

引脚名称	引脚编号	类型	说明	如果不使用连接（必须永久禁用输出电源轨）
nINT	11	O	中断请求输出。在故障条件下，开漏驱动器拉至低电平。将位清零时释放	保持悬空
VSEL_SD/ VSEL_DDR	12	I	多功能引脚： 配置为 VSEL_SD：SD 卡 IO 电压选择。连接到 SoC。在 LDO1 或 LDO2 上触发一个在 1.8V 和基于寄存器的 VOUT 之间变化的电压。极性是可配置的。 配置为 VSEL_DDR：DDR 电压选择。硬接线上拉 (1.35V)、下拉（基于寄存器的 VOUT）或悬空 (1.2V)	不适用（连接至 GND）
VSYS	13	PWR	参考系统的输入电源引脚。使用 2.2μF 或更大的陶瓷电容器将此引脚旁路至地（可与 PVIN 电容器共用）。	不适用
VDD1P8	14	PWR	内部基准电压：仅供内部使用。使用 2.2μF 或更大的陶瓷电容器将此引脚旁路至地。	不适用
AGND	15	GND	模拟 GND 的接地引脚	不适用
GPIO	16	I/O	GPO 配置：通用开漏输出。可在上电和断电序列中进行配置，从而启用外部电源轨。 GPIO 配置： 同步 I/O。用于同步两个或多个 TPS65219。该引脚对电平敏感。	保持悬空
GPO2	17	O	通用开漏输出。可在上电和断电序列中进行配置，从而启用外部电源轨。	保持悬空
nRSTOUT	18	O	复位输出至 SoC。由序列发生器控制。ACTIVE 和 STBY 状态下为高电平。	保持悬空
VLDO2	19	PWR	LDO2 的输出电压。标称输出电压在 EEPROM 中配置。使用 2.2μF 或更大的陶瓷电容器将此引脚旁路至地。	保持悬空
PVIN_LDO2	20	PWR	LDO2 的电源输入。使用 2.2 μ F 或更大的陶瓷电容器将此引脚旁路至地。PVIN_LDO2 引脚上的电压不得超过 VSYS 引脚上的电压。	连接到 VSYS
VLDO3	21	PWR	LDO3 的输出电压。标称输出电压在 EEPROM 中配置。使用 2.2μF 或更大的陶瓷电容器将此引脚旁路至地。	保持悬空
PVIN_LDO34	22	PWR	LDO3 和 LDO4 的电源输入。使用 4.7 μ F 或更大的陶瓷电容器将此引脚旁路至地。PVIN_LDO34 引脚上的电压不得超过 VSYS 引脚上的电压。	连接到 VSYS
VLDO4	23	PWR	LDO4 的输出电压。标称输出电压在 EEPROM 中进行配置。使用 2.2μF 或更大的陶瓷电容器将此引脚旁路至地。	保持悬空
FB_B3	24	I	Buck3 的反馈输入。连接到 Buck3 输出滤波器。标称输出电压在 EEPROM 中配置。	连接到 GND

Copyright © 2025 Texas Instruments Incorporated

表 5-1. 引脚功能（续）

引脚名称	引脚编号	类型	说明	如果不使用连接（必须永久禁用输出电源轨）
EN/PB/ VSENSE	25	I	ON 请求输入。 配置为 EN：器件使能引脚，高电平为 ON 请求，低电平为 OFF 请求。 配置为 PB：按钮监视器输入。600ms 低电平是一个 ON 请求，8s 低电平是一个 OFF 请求。 配置为 VSENSE：电源故障比较器输入。使用从输入端连接到前置稳压器并将该引脚接地的电阻分压器来设置检测电压。检测前置稳压器上的上升/下降电压并触发 ON/OFF 请求。 在 PB 配置中，该引脚对边沿变化敏感，并有等待时间；而在 EN 和 VSENSE 配置中，该引脚有抗尖峰脉冲时间。	不适用（配置为 EN 并连接至 VSYS）
PVIN_B3	26	PWR	BUCK3 的电源输入。使用 4.7 µF 或更大的陶瓷电容器将此引脚旁路至地。PVIN_B3 引脚上的电压不得超过 VSYS 引脚上的电压。	连接到 VSYS
LX_B3	27	PWR	Buck3 的开关引脚。将 Buck3 电感器的一侧连接到此引脚。	保持悬空
MODE/RESET	28	I	多功能引脚： 配置为 MODE：连接到 SoC 或硬接线上拉/下拉。强制降压转换器进入 PWM 或允许自动进入 PFM 模式。 配置为 RESET：连接到 SoC。强制进行热复位或冷复位（可配置），热复位将输出电压重置为默认值，冷复位会定序关闭所有启用的电源轨，并重新上电。 极性是可配置的。 该引脚在 MODE 配置下对电平敏感，在 RESET 配置下对边沿敏感。	不适用（拉至高电平或低电平，具体取决于配置，请参阅“PWM/PFM 和复位 (MODE/RESET)”
LX_B2	29	PWR	Buck2 的开关引脚。将 Buck2 电感器的一侧连接到此引脚。	保持悬空
PVIN_B2	30	PWR	BUCK2 的电源输入。使用 4.7 µF 或更大的陶瓷电容器将此引脚旁路至地。PVIN_B2 引脚上的电压不得超过 VSYS 引脚上的电压。	连接到 VSYS
MODE/STBY	31	I	多功能引脚： 配置为 MODE： 连接到 SoC 或硬接线上拉/下拉。强制降压转换器进入 PWM 或允许自动进入 PFM 模式。 配置为 STBY：低功耗模式命令，禁用选定的电源轨。 MODE 和 STBY 这两种功能可以组合。 该引脚对电平敏感。	不适用（拉至高电平或低电平，具体取决于配置，请参阅“PWM/PFM 和低功耗模式 (MODE/STBY)”
FB_B2	32	I	Buck2 的反馈输入。连接到 Buck2 输出滤波器。标称输出电压在 EEPROM 中配置。	连接到 GND
PGND	PowerPad	GND	电源接地。外露焊盘必须通过直接位于 TPS65219 下方的多个互连过孔连接到印刷电路板的连续接地层，从而更大限度地改进电传导和热传导。	不适用

Copyright © 2025 Texas Instruments Incorporated

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）(1)

POS			最小值	最大值	单位
1.1.1	输入电压	VSYS	-0.3	6	V
1.1.2	输入电压	PVIN_B1、PVIN_B2、PVIN_B3、PVIN_LDO1、PVIN_LDO2、PVIN_LDO34	-0.3	6	V
1.1.3	降压转换器的输入电压与 VSYS 间的关系	PVIN_B1、PVIN_B2、PVIN_B3 最大电压超过 VSYS		200	mV
1.1.4	LDO 的输入电压与 VSYS 间的关系	PVIN_LDO1、PVIN_LDO2、PVIN_LDO34 最大电压超过 VSYS		20	mV
1.1.5	输入电压	FB_B1、FB_B2、FB_B3	-0.3	6	V
1.1.6	输入电压	EN/PB/VSENSE、MODE/STBY、MODE/RESET、VSEL_SD/VSEL_DDR	-0.3	6	V
1.2.1	输出电压	LX_B1、LX_B2、LX_B3	-0.3	PVIN_Bx + 0.3V，高达 6V	V
1.2.2	输出电压	LX_B1、LX_B2、LX_B3 尖峰最长 10ns	-2	10	V
1.2.3	输出电压	GPO1、GPO2、GPIO	-0.3	6	V
1.2.4	输出电压	VLDO1、VLDO2、VLDO3、VLDO4	-0.3	PVIN_LDOx + 0.3V，高达 6V	V
1.2.5	输出电压	VDD1P8	-0.3	2	V
1.2.6	输出电压	SDA、SCL	-0.3	6	V
1.2.7	输出电压	nINT、nRSTOUT	-0.3	6	V
1.4.1	工作结温，T_J		-40	125	°C
1.4.2	贮存温度，T_{stg}		-40	150	°C

(1) 超出*绝对最大额定值*运行可能会对器件造成损坏。*绝对最大额定值*并不表示器件能够在该等条件下或在任何超出*建议运行条件*的其他条件下正常运行。如果在*建议运行条件*以外，但在*绝对最大额定值*范围以内使用，器件可能无法完全正常运行，这可能会影响器件的可靠性、功能与性能，并且可能缩短器件寿命。

6.2 ESD 等级

POS				值	单位
2.1	$V_{(ESD)}$	静电放电，人体放电模型	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准，所有引脚(1)	±2000	V
2.2	$V_{(ESD)}$	静电放电，充电器件模型	充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准，所有引脚(2)	±500	V

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS			最小值	标称值	最大值	单位
3.1.1	V_{VSYS}	输入电压	2.5 (1)		5.5	V
3.1.2	V_{PVIN_B1}、V_{PVIN_B2}、V_{PVIN_B3} V_{LX_B1}、V_{LX_B2}、V_{LX_B3}	BUCKx 引脚	2.5		5.5 (2)	V

Copyright © 2025 Texas Instruments Incorporated

6.3 建议运行条件（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS			最小值	标称值	最大值	单位
3.1.3	$\Delta V_{VSYS_PVIN_Bx}$	达到此电压时，V_{PVIN_Bx} 可能超过 V_{VSYS}			0	mV
3.1.4	$\Delta V_{VSYS_PVIN_LDO1,LDO2}$	达到此电压时，V_{PVIN_LDO1} 或 V_{PVIN_LDO2} 可能超过 V_{VSYS}			0	mV
3.1.5	ΔV_{VSYS_VLDO34}	达到此电压时，V_{VSYS} 必须超过 LDO 输出电压（VLDO3、VLDO4）；V_{VSYS} = 2.5V 至 3.45V；LDO 模式	150			mV
3.1.6	ΔV_{VSYS_VLDO34}	达到此电压时，V_{VSYS} 必须超过 LDO 输出电压（VLDO3、VLDO4）；V_{VSYS} = 3.45V 至 5.5V（在 LDO 模式下）或 V_{VSYS} = 2.5V 至 5.5V（在 LSW 模式下）	不适用			mV
3.1.7	C_{PVIN_B1}、C_{PVIN_B2}、C_{PVIN_B3}	BUCKx 输入电容	3.9	4.7		µF
3.1.8	L_{B1}、L_{B2}、L_{B3}	BUCKx 输出电感	330	470	611	nH
3.1.9a	C_{OUT_B1}、C_{OUT_B2}、C_{OUT_B3}	BUCKx 输出电容、强制 PWM 或自动 PFM、低带宽情况	10		75	µF
3.1.10a	C_{OUT_B1}、C_{OUT_B2}、C_{OUT_B3}	BUCKx 输出电容、强制 PWM 或自动 PFM、高带宽情况	30		220	µF
3.1.11	V_{FB_B1}、V_{FB_B2}、V_{FB_B3}	BUCKx FB 引脚	0		5.5 (2)	V
3.1.12	V_{PVIN_LDO1} 、V_{PVIN_LDO2}	LDO 输入电压	1.5		5.5 (2)	V
3.1.13	V_{PVIN_LDO1} 、V_{PVIN_LDO2}	旁路模式下的 LDO 输入电压	1.5		3.6	V
3.1.14	V_{PVIN_LDO1} 、V_{PVIN_LDO2}	旁路模式下 V_{PVIN_LDOx} 与配置的 V_{VLDOx} 之间允许的增量	-200		200	mV
3.1.15	V_{VLDO1} 、V_{VLDO2}	LDO 输出电压范围	0.6		3.4	V
3.1.16	C_{PVIN_LDO1}、C_{PVIN_LDO2}	LDO 输入电容	1.6	2.2		µF
3.1.17	C_{VLDO1} 、C_{VLDO2}	LDO 输出电容	1.6	2.2	20	µF
3.1.18	V_{PVIN_LDO3}、V_{PVIN_LDO4}	LDO 输入电压	2.2		5.5 (2)	V
3.1.19	V_{VLDO3}、V_{VLDO4}	LDO 输出电压范围	1.2		3.3	V
3.1.20	C_{PVIN_LDO34}	LDO 输入电容	2.2	4.7		µF
3.1.21	C_{VLDO3}、C_{VLDO4}	LDO 输出电容	1.6	2.2	30 (3)	µF
3.1.22	V_{VDD1P8}	VDD1P8 引脚	0		1.8	V
3.1.23	C_{VDD1P8}	内部稳压器去耦电容	1	2.2	4	µF
3.1.24	C_{VSYS}	VSYS 输入去耦电容	1	2.2		µF
3.1.25	V_{nINT}、$V_{nRSTOUT}$	数字输出	0		3.4	V
3.1.26	V_{GPO1}、V_{GPO2}、V_{GPIO}	数字输出	0		5.5 (2)	V
3.1.27	V_{SCL}、V_{SDA}	I2C 接口	0		3.4	V
3.1.28	$V_{EN/PB/VSENSE}$、$V_{MODE/STBY}$、$V_{MODE/RESET}$、$V_{VSEL_SD/VSEL/DDR}$	数字输入	0		5.5 (2)	V
3.2.1	$t_{VSYS_RAMP_RISE}$	输入电压斜升时间、输入电压由前置稳压器控制。 V_{VSYS} = V_{PVIN_Bx} = V_{PVIN_LDOx} = 0V 至 5V	0.1		600000	ms
3.2.2	$t_{VSYS_RAMP_FALL}$	输入电压斜降时间，V_{VSYS} = V_{PVIN_Bx} = V_{PVIN_LDOx} = 5V 至 2.5V	0.4		600000	ms
3.3.1	T_A	自然通风条件下的工作温度范围	-40		105	°C

Copyright © 2025 Texas Instruments Incorporated

6.3 建议运行条件（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS			最小值	标称值	最大值	单位
3.3.2	T_J	工作结温	-40		125	°C

(1) 对于 EEPROM 编程，VSYS(min)=3.3V
(2) 不得超过 VSYS
(3) 在慢速斜坡模式下。快速斜坡最大支持 15µF

6.4 热性能信息

热指标(1)		TPS65219 RHB (QFN) 32 引脚，5x5mm²	TPS65219 RSM (QFN) 32 引脚，4x4mm²	单位
$R_{\Theta JA}$	结至环境热阻	31.3	31.9	°C/W
$R_{\Theta JC(top)}$	结至外壳（顶部）热阻	20.4	25.6	°C/W
$R_{\Theta JB}$	结至电路板热阻	10.9	10.5	°C/W
Ψ_{JT}	结至顶部特征参数	0.3	0.3	°C/W
Ψ_{JB}	结至电路板特征参数	10.8	10.5	°C/W
$R_{\Theta JC(bot)}$	结至外壳（底部）热阻	2.8	2.9	°C/W

(1) 有关新旧热指标的更多信息，请参阅“半导体和 IC 封装热指标”应用报告 (SPRA953)。

6.5 系统控制阈值

在自然通风条件下的工作温度范围内测得（除非另有说明）。电压电平以器件的 AGND 地为基准。

POS	参数		测试条件	最小值	典型值	最大值	单位
电气特性							
4.1.1	VSYS	工作输入电压		2.5		5.5	V
4.1.2	$VSYS_{POR_Rising}$	VSYS POR 上升阈值	在 VSYS 引脚上测得，未修整	2.2		2.5	V
4.1.3	$VSYS_{UVLO_Falling}$	VSYS UVLO 下降阈值	在 VSYS 引脚上测得，已修整	2.175		2.25	V
4.1.4	$VSYS_{POR_Hyst}$	VSYS UVLO/POR 迟滞	$VSYS_{POR_Rising_untrimmed}$ - $VSYS_{UVLO_Falling_trimmed}$		130		mV
4.1.5	$V_{VSYS_OVP_Rise}$	VSYS OVP 上升阈值，已修整	在 VSYS 引脚上测得，已修整	5.9		6.1	V
4.1.6	$V_{VSYS_OVP_Fall}$	VSYS OVP 下降阈值，已修整	在 VSYS 引脚上测得，已修整	5.7		5.95	V
4.1.7	$V_{VSYS_OVP_Hyst}$	VSYS OVP 迟滞	$VSYS_{OVP_Rising_trimmed}$ - $VSYS_{OVP_falling_trimmed}$	100	140	180	mV
4.1.8	V_{VDD1P8}	VDD1P8 电压		1.7	1.8	1.9	V
4.2.1a	$I_{INITIALIZE}$	25°C 时 INITIALIZE 状态下的电流消耗	来自 VSYS 和 PVIN_x 引脚的总电流。VSYS = PVIN_Bx = PVIN_LDOx = 5V。所有监控器均关闭。T_J = 25°C		15	22	µA
4.2.1b	$I_{INITIALIZE}$	40°C 至 125°C 时 INITIALIZE 状态下的电流消耗	来自 VSYS 和 PVIN_x 引脚的总电流。VSYS = PVIN_Bx = PVIN_LDOx = 5V。所有监控器均关闭。T_J = -40°C 至 125°C		15	35	µA

Copyright © 2025 Texas Instruments Incorporated

6.5 系统控制阈值（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）。电压电平以器件的 AGND 地为基准。

POS	参数		测试条件	最小值	典型值	最大值	单位
4.2.2a	I_{ACTIVE}	25°C 时，所有电源轨打开时的 ACTIVE 状态电流消耗	来自 VSYS 和 PVIN_x 引脚的总电流。VSYS = PVIN_Bx = PVIN_LDOx = 5V。所有输出均开启，所有 LDO 处于 LDO 模式，降压稳压器处于 PFM 模式。空载。T_J = 25°C		250	290	µA
4.2.2b	I_{ACTIVE}	-40°C 至 125°C 时，所有电源轨打开时的 ACTIVE 状态电流消耗	来自 VSYS 和 PVIN_x 引脚的总电流。VSYS = PVIN_Bx = PVIN_LDOx = 5V。所有输出均开启，所有 LDO 处于 LDO 模式，降压稳压器处于 PFM 模式。空载。T_J = -40°C 至 125°C		250	430	µA
4.2.3a	I_{STBY}	25°C 时，仅 LDO1 开启时的 STBY 状态电流消耗	来自 VSYS 和 PVIN_x 引脚的总电流。VSYS = PVIN_Bx = PVIN_LDOx = 5V。在 LDO 模式下，仅 LDO1 打开。空载。T_J = 25°C		105	125	µA
4.2.3b	I_{STBY}	-40°C 至 125°C 时，仅 LDO1 开启时的 STBY 状态电流消耗	来自 VSYS 和 PVIN_x 引脚的总电流。VSYS = PVIN_Bx = PVIN_LDOx = 5V。在 LDO 模式下，仅 LDO1 打开。空载。T_J = -40°C 至 125°C		105	150	µA
4.2.4a	I_{STBY}	在 25°C 时，所有电源轨均开启、VMON 开启时的 STBY 状态电流消耗	来自 VSYS 和 PVIN_x 引脚的总电流。VSYS = PVIN_Bx = PVIN_LDOx = 5V。所有输出均开启，所有 LDO 处于 LDO 模式，降压稳压器处于 PFM 模式。空载。输出电压监控器打开，VSYS 监控器 (UV/OVP) 打开。T_J = 25°C		250	290	µA
4.2.4b	I_{STBY}	-40°C 至 125°C 时，所有电源轨打开、VMON 打开时的 STBY 状态电流消耗	来自 VSYS 和 PVIN_x 引脚的总电流。VSYS = PVIN_Bx = PVIN_LDOx = 5V。所有输出均开启，所有 LDO 处于 LDO 模式，降压稳压器处于 PFM 模式。空载。输出电压监控器打开，VSYS 监控器 (UV/OVP) 打开。T_J = -40°C 至 125°C		250	430	µA
时序要求							
4.3.1	$t_{OFF_TO_INIT}$	从 VSYS 超过 VSYS_POR，直至进入 INITIALIZE 状态（包括 EEPROM 读取，为 ON 请求做好准备）的时间	从 VSYS 超过 VSYS_POR，直至进入 INITIALIZE 状态的时间。由 HOT 和 RV 控制 ON 请求执行			3.2	ms
4.3.2a	$t_{TIMEOUT_UV}$	在斜升过程中，如果某个电源轨未达到 UV 阈值，则进行 UV 检测				t_{RAMP} + 采样和抗尖峰脉冲时间结束	
4.3.2b	$t_{TIMEOUT_UV_SLOT}$	如果在斜升期间电源轨未达到 UV 阈值，则会发生超时，仅适用于多 PMIC 配置				时隙延长结束时间（3ms、4ms 或 13ms）	

Copyright © 2025 Texas Instruments Incorporated

6.5 系统控制阈值（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）。电压电平以器件的 AGND 地为基准。

POS	参数		测试条件	最小值	典型值	最大值	单位
4.3.3	$t_{TIMEOUT_Discharge}$	从 STBY 状态转换到 ACTIVE 状态时，如果电源轨无法放电，则会超时		72	80	88	ms

6.6 BUCK1 转换器

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
电气特性							
5.1.1a	V_{IN_BUCK1}	输入电压(1)	降压转换器电源电压，最大为 VSYS	2.5		5.5	V
5.1.1b	V_{OUT_BUCK1}	降压输出电压可配置范围	输出电压可在 0.6V ≤ V_{OUT} ≤ 1.4V 时以 25mV 阶跃配置，在 1.4V < V_{OUT} ≤ 3.4V 时以 100mV 阶跃配置	0.6		3.4	V
5.1.2a	I_{Q_BUCK1}	静态电流，25°C，PFM，低带宽情况	PFM，BUCK1 启用，无负载，V_{IN} = 5.0V，V_{OUT} = 1.2V，T_J= 25°C		10	13	µA
5.1.2b	I_{Q_BUCK1}	静态电流，-40°C 至 125°C，PFM，低带宽情况	PFM，BUCK1 启用，无负载，V_{IN} = 5.0V，V_{OUT} = 1.2V，T_J= -40°C 至 125°C		15	44	µA
5.1.2c	I_{Q_BUCK1}	静态电流，-40°C 至 150°C，PFM，低带宽情况	PFM，BUCK1 启用，无负载，V_{IN} = 5.0V，V_{OUT} = 1.2V，T_J= -40°C 至 150°C		20	63	µA
5.1.3a	$V_{HEADROOM_PWM}$	输入到输出电压余量(2)	对于最大负载 I_{OUT} = 2.5A 下的转角引脚	500			mV
5.1.3b	$V_{HEADROOM_PWM}$	I_{OUT} = I_{OUT_MAX} 时的输入到输出电压余量(2)	对于 I_{OUT} = I_{OUT_MAX} 下的转角引脚	700			mV
5.1.4	$V_{OUT_STEP_LOW}$	输出电压阶跃	0.6V ≤ V_{OUT} ≤ 1.4V		25		mV
5.1.5	$V_{OUT_STEP_HIGH}$	输出电压阶跃	1.5V ≤ V_{OUT} ≤ 3.4V		100		mV
5.1.6a	$V_{OUT_ACC_DC_PWM}$	强制 PWM 模式下的直流输出电压精度，低和高带宽情况	I_{OUT} = I_{OUT_MAX}，V_{OUT} ≥ 0.7V 至 3.4V，V_{IN} - V_{OUT} > 700mV 强制 PWM，低带宽情况	-1.5%		1.5%	
5.1.6b	$V_{OUT_ACC_DC_PWM}$	强制 PWM 模式下的直流输出电压精度，低和高带宽情况	I_{OUT} = I_{OUT_MAX}，V_{OUT} = 0.6V 至 0.7V，V_{IN} - V_{OUT} > 700mV 强制 PWM，低带宽情况	-10		10	mV
5.1.6c	$V_{OUT_ACC_DC_PFM}$	自动 PFM 模式下的直流输出电压精度，低和高带宽情况	I_{OUT} = 1mA，V_{OUT} = 0.6V 至 3.4V，V_{IN} - V_{OUT} > 500mV 自动 PFM，低带宽情况	-3.0%		3.5%	
5.1.7	R_{FB_INPUT}	反馈输入阻抗	转换器已启用	2.3	3.75	5.0	MΩ
5.2.1a	$V_{LOAD_REG_PWM}$	直流负载调整率，强制 PWM，低带宽情况	V_{IN} = 5.0V，V_{OUT} = 1.2V，I_{OUT} = 0 至 I_{OUT_MAX}，强制 PWM，低带宽情况，C_{OUT} = 40 µF		0.1	0.16	%/A
5.2.2a	V_{LINE_REG}	直流线性调整率，强制 PWM，低带宽情况	V_{IN} = 3.3V 至 5.5V，V_{OUT} = 1.2V，I_{OUT} = 1mA 和 I_{OUT_MAX} 强制 PWM，低带宽情况，C_{OUT} = 40 µF		0.1	0.16	%/V

Copyright © 2025 Texas Instruments Incorporated

6.6 BUCK1 转换器（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
5.2.3a	$V_{LOAD_TRANSIENT}$	负载瞬态，V_{OUT}=0.75V，自动 PFM，高带宽情况	V_{IN} = 5.0V，V_{OUT} = 0.75V，I_{OUT} = 100mA 至 1100mA 至 100mA，$t_R = t_F$ = 500ns，自动 PFM，高带宽情况，C_{OUT} = 80µF	-27.5		27.5	mV
5.2.3b	$V_{LOAD_TRANSIENT}$	负载瞬态，V_{OUT}=0.75V，强制 PWM，高带宽情况	V_{IN} = 5.0V，V_{OUT} = 0.75V，I_{OUT} = 100mA 至 1100mA 至 100mA，$t_R = t_F$ = 500ns，强制 PWM，高带宽情况，C_{OUT} = 80µF	-27.5		27.5	mV
5.2.4a	$V_{LOAD_TRANSIENT}$	负载瞬态，V_{OUT}=1.8V，自动 PFM，低带宽情况	V_{IN} = 5.0V，V_{OUT} = 1.8V，I_{OUT} = 1mA 至 1A 至 1mA，$t_R = t_F$ = 1 µs，自动 PFM，C_{OUT} = 40µF	-90		90	mV
5.2.4b	$V_{LOAD_TRANSIENT}$	负载瞬态，V_{OUT}=1.8V，强制 PWM，低带宽情况	V_{IN} = 5.0V，V_{OUT} = 1.8V，I_{OUT} = 1mA 至 1A 至 1mA，$t_R = t_F$ = 1 µs，强制 PWM，C_{OUT} = 40µF	-60		60	mV
5.2.5a	$V_{LINE_TRANSIENT}$	线路瞬态，V_{OUT}=1.2V，强制 PWM，低带宽情况	V_{IN} = 3.3V 至 5.5V，在 50 µs 下，V_{OUT} = 1.2V，I_{OUT} = 1mA 和 I_{OUT_MAX}，强制 PWM，低带宽情况，C_{OUT} = 40 µF	-50		50	mV
5.2.6a	$V_{RIPPLE_PP_PWM}$	强制 PWM 模式，低带宽情况	V_{IN} = 5.0V，V_{OUT} = 2.5V，强制 PWM，低带宽情况，C_{OUT} = 40µF，X5R，ESR = 10mΩ，L = 470nH，DCR = 50mΩ I_{OUT} = 1A		10	20	mV_{PP}
5.2.6b	$V_{RIPPLE_PP_PFM}$	自动 PFM 模式，低带宽情况	V_{IN} = 5.0V，V_{OUT} = 2.5V，自动 PFM，低带宽情况，C_{OUT} = 40µF，X5R，ESR = 10mΩ，L = 470nH，DCR = 50mΩ I_{OUT} = 20mA		20	40	mV_{PP}
5.3.1	I_{OUT_MAX}	最大工作电流				3.5	A
5.3.2	$I_{CURRENT_LIMIT}$	峰值电流限制	V_{IN} = 2.5V 至 5.5V	4.6	5.7	6.9	A
5.3.3	$I_{REV_CUR_LIMIT}$	反向峰值电流限制	V_{IN} = 2.5V 至 5.5V	-2.0	-1.5	-1.0	A
5.3.4a	R_{DSON_HS}	高侧 MOSFET 导通电阻，5V 电源	测量的引脚对引脚，V_{IN} = 5V			70	mΩ
5.3.4b	R_{DSON_HS}	高侧 MOSFET 导通电阻，3.3V 电源	测量的引脚对引脚，V_{IN} = 3.3V			80	mΩ
5.3.5a	R_{DSON_LS}	低侧 MOSFET 导通电阻，5V 电源	测量的引脚对引脚，V_{IN} = 5V			40	mΩ
5.3.5b	R_{DSON_LS}	低侧 MOSFET 导通电阻，3.3V 电源	测量的引脚对引脚，V_{IN} = 3.3V			50	mΩ
5.3.6	$R_{DISCHARGE}$	输出放电电阻	仅在禁用转换器时有效	60	125	200	Ω
5.4.1	L_{SW}	输出电感	DCR = 50mΩ（最大值）	330	470	611	nH
5.4.2a	C_{OUT}	低带宽情况下采用自动 PFM 或强制 PWM 模式的输出电容	ESR = 10mΩ（最大值）	10		75	µF
5.4.3a	$C_{OUT_HIGH_BW}$	高带宽情况下采用自动 PFM 或强制 PWM 模式的输出电容	ESR = 10mΩ（最大值）	30		220	µF
时序要求							
5.5.1	t_{RAMP}	强制 PWM、低带宽情况下的斜坡时间	从启用到达到目标值 98% 的时间（假设没有残余电压）	0.3		1.65	ms

Copyright © 2025 Texas Instruments Incorporated

6.6 BUCK1 转换器（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
5.5.2a	DVFS_RISE_QFF	强制 PWM 模式上升斜率时的 DVFS 时序要求	DVFS 电压从 0.6V 调整到 1.4V 期间的阶跃持续时间	2.9	3.2	3.5	mV/μs
5.5.2c	DVFS_FALL	强制 PWM、下降斜率时的 DVFS 时序要求	DVFS 电压从 1.4V 调整到 0.6V 期间的阶跃持续时间	0.45	0.53	0.61	mV/μs
开关特性							
5.6.1a	f_{SW}	开关频率，强制 PWM，高或低带宽情况	强制 PWM，V_{IN} = 3.3V 至 5V，V_{OUT} = 0.8V 至 1.8V，I_{OUT} = 1A 至 3A		2.3		MHz

(1) PVIN_Bx 不得超过 VSYS
(2) 仅指直流调节。瞬态响应可能需要更多余量。余量低时，准固定频率的频率变化会增加。

6.7 BUCK2、BUCK3 转换器

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
电气特性							
6.1.1a	V_{IN_BUCK23}	输入电压(1)	降压转换器电源电压，最大为 VSYS	2.5		5.5	V
6.1.1b	V_{OUT_BUCK23}	降压输出电压可配置范围	输出电压可在 0.6V ≤ V_{OUT} ≤ 1.4V 时以 25mV 阶跃配置，在 1.4V < V_{OUT} ≤ 3.4V 时以 100mV 阶跃配置	0.6		3.4	V
6.1.2a	I_{Q_BUCK23}	静态电流，25°C，PFM	PFM，BUCKx 启用，无负载，V_{IN} = 5.0V，V_{OUT} = 1.2V，T_J=25°C		10	13	μA
6.1.2b	I_{Q_BUCK23}	静态电流，-40°C 至 125°C，PFM，低带宽情况	PFM，BUCKx 启用，无负载，V_{IN} = 5.0V，V_{OUT} = 1.2V，T_J=-40°C 至 125°C		15	43	μA
6.1.2c	I_{Q_BUCK23}	静态电流，-40°C 至 150°C，PFM，低带宽情况	PFM，BUCKx 启用，无负载，V_{IN} = 5.0V，V_{OUT} = 1.2V，T_J=-40°C 至 150°C		20	63	μA
6.1.3a	$V_{HEADROOM_PWM}$	输入到输出电压余量(2)	对于最大负载 I_{OUT} = I_{OUT_MAX} 的 85% 下的转角引脚	500			mV
6.1.3b	$V_{HEADROOM_PWM}$	I_{OUT} = I_{OUT_MAX} 时的输入到输出电压余量(2)	对于 I_{OUT} = I_{OUT_MAX} 下的转角引脚	700			mV
6.1.4	$V_{OUT_STEP_LOW}$	输出电压阶跃 Buck2 和 Buck3	0.6V ≤ V_{OUT} ≤ 1.4V		25		mV
6.1.5	$V_{OUT_STEP_HIGH}$	输出电压阶跃 Buck2、Buck3	1.5V ≤ V_{OUT} ≤ 3.4V		100		mV
6.1.6a	$V_{OUT_ACC_DC_PWM}$	强制 PWM 模式下的直流输出电压精度，低和高带宽情况	I_{OUT} = I_{OUT_MAX}，V_{OUT} ≥ 0.7V 至 3.4V，V_{IN} - V_{OUT} > 700mV 强制 PWM，低带宽情况	-1.5%		1.5%	
6.1.6b	$V_{OUT_ACC_DC_PWM}$	强制 PWM 模式下的直流输出电压精度，低和高带宽情况	I_{OUT} = I_{OUT_MAX}，V_{OUT} = 0.6V 至 0.7V，V_{IN} - V_{OUT} > 700mV 强制 PWM，低带宽情况	-10		10	mV
6.1.6c	$V_{OUT_ACC_DC_PFM}$	自动 PFM 模式下的直流输出电压精度，低和高带宽情况	I_{OUT} = 1mA，V_{OUT} = 0.6V 至 3.4V，V_{IN} - V_{OUT} > 500mV 自动 PFM，低带宽情况	-3.0%		3.5%	
6.1.9	R_{FB_INPUT}	反馈输入阻抗	转换器已启用	2.3	3.75	5.0	MΩ
6.2.1a	$V_{LOAD_REG_PWM}$	直流负载调整率，强制 PWM，低带宽情况	V_{IN} = 5.0V，V_{OUT} = 1.2V，I_{OUT} = 0 至 I_{OUT_MAX}，强制 PWM，低带宽情况		0.1	0.16	%/A

Copyright © 2025 Texas Instruments Incorporated

6.7 BUCK2、BUCK3 转换器（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
6.2.2a	V_{LINE_REG}	直流线性调整率，强制 PWM，低带宽情况	V_{IN} = 3.3V 至 5.5V， V_{OUT} = 1.2V， I_{OUT} = 1mA 和 I_{OUT_MAX} 强制 PWM，低带宽情况，C_{OUT} = 40 µ F		0.1	0.16	%/V
6.2.3a	$V_{LOAD_TRANSIENT}$	负载瞬态，V_{OUT}=0.75V，自动 PFM，高带宽情况	V_{IN} = 5.0V，V_{OUT} = 0.75V， I_{OUT} = 100mA 至 1100mA 至 100mA， t_R = t_F = 500ns， 自动 PFM，高带宽情况，C_{OUT} = 80 µ F	-27.5		27.5	mV
6.2.3b	$V_{LOAD_TRANSIENT}$	负载瞬态，V_{OUT}=0.75V，强制 PWM，高带宽情况	V_{IN} = 5.0V，V_{OUT} = 0.75V， I_{OUT} = 100mA 至 1100mA 至 100mA， t_R = t_F = 500ns， 强制 PWM，高带宽情况，C_{OUT} = 80 µ F	-27.5		27.5	mV
6.2.4a	$V_{LOAD_TRANSIENT}$	负载瞬态，V_{OUT}=1.8V，自动 PFM，低带宽情况	V_{IN} = 5.0V，V_{OUT} = 1.8V， I_{OUT} = 1mA 至 1A 至 1mA， t_R = t_F = 1 µ s， 自动 PFM，C_{OUT} = 40µF	-90		90	mV
6.2.4b	$V_{LOAD_TRANSIENT}$	负载瞬态，V_{OUT}=1.8V，强制 PWM，低带宽情况	V_{IN} = 5.0V，V_{OUT} = 1.8V， I_{OUT} = 1mA 至 1A 至 1mA， t_R = t_F = 1 µ s， 强制 PWM，C_{OUT} = 40µF	-60		60	mV
6.2.5a	$V_{LINE_TRANSIENT}$	线路瞬态，V_{OUT}=1.2V，强制 PWM，低带宽情况	V_{IN} = 3.3V 至 5.5V，在 50 µ s 下， V_{OUT} = 1.2V，I_{OUT} = 1mA 和 I_{OUT_MAX}， 强制 PWM，低带宽情况，C_{OUT} = 40 µ F	-50		50	mV
6.2.6a	$V_{RIPPLE_PP_PWM}$	强制 PWM 模式，低带宽情况	V_{IN} = 5.0V，V_{OUT} = 2.5V， 强制 PWM，低带宽情况，C_{OUT} = 40µF，X5R，ESR = 10m Ω， L = 470nH，DCR = 50mΩ I_{OUT} = 1A		10	20	mV_{PP}
6.2.6b	$V_{RIPPLE_PP_PFM}$	自动 PFM 模式，低带宽情况	V_{IN} = 5.0V，V_{OUT} = 2.5V， 自动 PFM，低带宽情况，C_{OUT} = 40µF，X5R，ESR = 10m Ω， L = 470nH，DCR = 50mΩ I_{OUT} = 20mA		20	40	mV_{PP}
6.3.1	I_{OUT_MAX}	最大工作电流				2.0	A
6.3.2	$I_{CURRENT_LIMIT}$	峰值电流限制	V_{IN} = 2.5V 至 5.5V	3.1	3.9	4.7	A
6.3.3	$I_{REV_CUR_LIMIT}$	反向峰值电流限制	V_{IN} = 2.5V 至 5.5V	-2.0	-1.5	-1.0	A
6.3.4a	R_{DSON_HS}	高侧 MOSFET 导通电阻，5V 电源	测量的引脚对引脚，V_{IN} = 5V			110	m Ω
6.3.4b	R_{DSON_HS}	高侧 MOSFET 导通电阻，3.3V 电源	测量的引脚对引脚，V_{IN} = 3.3V			135	m Ω
6.3.5a	R_{DSON_LS}	低侧 MOSFET 导通电阻，5V 电源	测量的引脚对引脚，V_{IN} = 5V			110	m Ω
6.3.5b	R_{DSON_LS}	低侧 MOSFET 导通电阻，3.3V 电源	测量的引脚对引脚，V_{IN} = 3.3V			130	m Ω
6.3.6	$R_{DISCHARGE}$	输出放电电阻	仅在禁用转换器时有效	60	125	200	Ω
6.4.1	L_{SW}	输出电感	DCR = 50m Ω（最大值）	330	470	611	nH
6.4.2a	C_{OUT}	低带宽情况下采用自动 PFM 或强制 PWM 模式的输出电容	ESR = 10mΩ（最大值）	10		75	µ F

Copyright © 2025 Texas Instruments Incorporated

6.7 BUCK2、BUCK3 转换器（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
6.4.3a	$C_{OUT_HIGH_BW}$	高带宽情况下采用自动 PFM 或强制 PWM 模式的输出电容	ESR = 10mΩ（最大值）	30		220	μF
时序要求							
6.5.1	t_{RAMP}	准固定频率模式下的斜坡时间	从启用到达到目标值 98% 的时间（假设没有残余电压）	0.3		1.65	ms
6.5.2a	DVFS_SLOPE_QFF	强制 PWM、低带宽情况下的 DVFS 时序要求	DVFS 电压从 0.6V 调整到 1.4V 期间的阶跃持续时间	2.9	3.2	3.5	mV/μs
开关特性							
6.5.2c	DVFS_FALL	强制 PWM、下降斜率时的 DVFS 时序要求	DVFS 电压从 1.4V 调整到 0.6V 期间的阶跃持续时间	0.45	0.53	0.61	mV/μs
6.6.1a	f_{SW}	开关频率，强制 PWM，高或低带宽情况	强制 PWM，V_{IN} = 3.3V 至 5V，V_{OUT} = 0.8V 至 1.8V，I_{OUT} = 1A 至 1.8A		2.3		MHz

(1) PVIN_Bx 不得超过 VSYS
(2) 仅指直流调节。瞬态响应可能需要更多余量。余量低时，准固定频率的频率变化会增加。

6.8 通用 LDO（LDO1、LDO2）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
电气特性							
7.1.1	V_{IN_LDO}	输入电压（LDO 模式）(1)	LDO 模式，最大为 VSYS	1.5		5.5	V
7.1.2	$V_{IN_LDO_BYP}$	输入电压（旁路模式）(1) (5)	旁路模式，最大为 VSYS	1.5		3.4	V
7.1.3	$V_{IN_LDO_LSW}$	输入电压（LSW 模式）(1)	LSW 模式，最大为 VSYS	1.5		5.5	V
7.1.4	V_{OUT_LDO}	LDO 输出电压可配置范围	LDO 模式，阶跃为 50mV，V_{IN} - V_{OUT} > 300mV	0.6		3.4	V
7.1.5	$V_{OUT_LDO_BYP}$	旁路模式下的 LDO 输出电压可配置范围	旁路模式，可配置 V_{OUT} 范围（阶跃为 50mV）	1.5		3.4	V
7.1.6	V_{OUT_STEP}	输出电压阶跃	LDO 模式，0.6V ≤ V_{OUT} ≤ 3.4V		50		mV
7.1.7	$V_{DROPOUT}$	压降电压	V_{INmin} ≤ V_{IN} ≤ V_{INmax}，I_{OUT} = 400mA		150	300	mV
7.1.8	$V_{OUT_ACCURACY_H}$	总直流输出电压精度，包括电压基准、直流负载和线性调整率、工艺和温度变化	LDO 模式，V_{IN} - V_{OUT} > 300mV，V_{OUT} ≥ 1V	-1%		1%	
7.1.9	$V_{OUT_ACCURACY_L}$	总直流输出电压精度，包括电压基准、直流负载和线性调整率、工艺和温度变化	LDO 模式，V_{IN} - V_{OUT} > 300mV，V_{OUT} < 1V	-10		10	mV
7.1.10	R_{BYPASS_H}	旁路电阻，高输出电压	2.5V ≤ V_{IN} ≤ 3.6V，V_{IN} ≤ VSYS，I_{OUT} = 400mA，旁路模式			200	mΩ
7.1.11	R_{BYPASS_L}	旁路电阻，低输出电压	1.5V ≤ V_{IN} ≤ 2.5V，V_{IN} ≤ VSYS，I_{OUT} = 400mA，旁路模式			250	mΩ
7.1.12	R_{LSW_H}	LSW 电阻，高输出电压	2.5V ≤ V_{IN} ≤ 5.5V，V_{IN} ≤ VSYS，I_{OUT} = 400mA，LSW 模式			200	mΩ
7.1.13	R_{LSW_L}	LSW 电阻，低输出电压	1.5V ≤ V_{IN} ≤ 2.5V，V_{IN} ≤ VSYS，I_{OUT} = 400mA，LSW 模式			250	mΩ
7.2.1	$V_{LOAD_TRANSIENT}$	瞬态负载调整率，ΔVOUT	I_{OUT} = I_{OUT_MAX} 的 20% 至 80% 至 20%，t_r = t_f = 1μs	-35		35	mV

Copyright © 2025 Texas Instruments Incorporated

6.8 通用 LDO（LDO1、LDO2）（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
7.2.2	$V_{LINE_TRANSIENT}$	瞬态线性调整率	V_{IN} 阶跃 = 600mV$_{PP}$，t_R = t_F = 10µs，LDO 不在压降条件，LDO 模式	-25		25	mV
7.2.3	$NOISE_{RMS}$	RMS 噪声	100Hz < f ≤ 100kHz，V_{IN} = 3.3V，V_{OUT} = 1.8V，I_{OUT} = 300mA		600		µV_{RMS}
7.2.4	V_{RIPPLE}	电压纹波				5	mV$_{PP}$
7.3.1	I_{OUT_MAX}	输出电流	$V_{PVIN_LDOxmin}$ ≤ V_{IN} ≤ $V_{PVIN_LDOxmax}$，应用于 LDO 模式、旁路模式和 LSW 模式			400	mA
7.3.2	$I_{CURRENT_LIMIT}$	短路电流限制	V_{IN} = 3.6V，V_{OUT} = 0V	600	980	1600	mA
7.3.3	$I_{IN_RUSH_LDO}$	LDO 浪涌电流	LDO 模式，最大 20µF 负载连接至 VLDOx，I_{OUT} = 0mA 或 400mA			1500	mA
7.3.4	$I_{IN_RUSH_LDO_BYP}$	旁路模式下的 LDO 浪涌电流	旁路模式，最大 50 µ F 负载连接至 VLDOx			1500	mA
7.3.5	$I_{IN_RUSH_LDO_LSW}$	LSW 模式下的 LDO 浪涌电流	LSW 模式，最大 50 µ F 负载连接到 VLDOx			1500	mA
7.3.6	$R_{DISCHARGE}$	LDO 输出处的下拉放电电阻	仅在禁用转换器时有效。适用于 LDO、旁路和 LSW 模式	100	200	300	Ω
7.3.7a	$I_{Q_ACTIVE_LDO}$	25°C 时 ACTIVE 状态下的静态电流，LDO 模式	LDO 模式，I_{OUT} = 0mA，T_J = 25°C		50	62	µA
7.3.7b	$I_{Q_ACTIVE_LDO}$	-40°C 至 125°C 时 ACTIVE 状态下的静态电流，LDO 模式	LDO 模式，I_{OUT} = 0mA，T_J = -40°C 至 125°C		50	65	µA
7.3.7b	$I_{Q_ACTIVE_LDO}$	-40°C 至 150°C 时 ACTIVE 状态下的静态电流，LDO 模式	LDO 模式，I_{OUT} = 0mA，T_J = -40°C 至 150°C		50	66	µA
7.3.8a	$I_{Q_ACTIVE_LDO_BYP}$	25°C 时 ACTIVE 状态下的静态电流，旁路模式	旁路模式，I_{OUT} = 0mA，T_J = 25°C		43	48	µA
7.3.8b	$I_{Q_ACTIVE_LDO_BYP}$	-40°C 至 125°C 时 ACTIVE 状态下的静态电流，旁路模式	旁路模式，I_{OUT} = 0mA，T_J = -40°C 至 125°C		43	50	µA
7.3.8b	$I_{Q_ACTIVE_LDO_BYP}$	-40°C 至 150°C 时 ACTIVE 状态下的静态电流，旁路模式	旁路模式，I_{OUT} = 0mA，T_J = -40°C 至 150°C		43	50	µA
7.3.9a	$I_{Q_ACTIVE_LDO_LSW}$	25°C 时 ACTIVE 状态下的静态电流，LSW 模式	LSW 模式，I_{OUT} = 0mA，T_J = 25°C		46	53	µA
7.3.9b	$I_{Q_ACTIVE_LDO_LSW}$	-40°C 至 125°C 时 ACTIVE 状态下的静态电流，LSW 模式	LSW 模式，I_{OUT} = 0mA，T_J = -40°C 至 125°C		46	53	µA
7.3.9b	$I_{Q_ACTIVE_LDO_LSW}$	-40°C 至 150°C 时 ACTIVE 状态下的静态电流，LSW 模式	LSW 模式，I_{OUT} = 0mA，T_J = -40°C 至 150°C		46	54	µA
7.4.1	C_{IN}	输入滤波电容(2)	从 PVIN_LDOx 连接到 GND 适用于 LDO、旁路和 LSW 模式	1.6	2.2		µF

Copyright © 2025 Texas Instruments Incorporated

6.8 通用 LDO（LDO1、LDO2）（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
7.4.2	C_{OUT}	输出滤波电容(3)	从 VLDOx 连接到 GND，LDO 模式	1.6	2.2	4	µF
7.4.3	C_{OUT_TOTAL}	输出端的总电容（本地 + POL），LDO 模式(4)	1MHz < f < 10MHz			20	µF
7.4.4	$C_{OUT_TOTAL_BYP}$	输出端的总电容（本地 + POL），旁路模式(4)	1MHz < f < 10MHz			50	µF
7.4.5	$C_{OUT_TOTAL_LSW}$	输出端的总电容（本地 + POL），LSW 模式(4)	1MHz < f < 10MHz			50	µF
7.4.6	C_{ESR}	滤波电容 ESR 最大值	1MHz < f < 10MHz		10	20	mΩ
时序要求							
7.5.1	t_{RAMP}	LDO 和旁路模式下的斜坡时间 LDO	从使能到目标值的 98% 测得，LDO 模式或旁路模式，在单独启用时进行测量，假设没有残余电压			950	µs
7.5.2	t_{RAMP_SLEW}	LDO 和旁路模式下的斜升压摆率	V_{OUT} 范围为 0.3V 至 V_{OUT} 的 90%			12	mV/µs
7.5.3	t_{RAMP_LSW}	斜坡时间 LSW 模式	从使能到目标值测得，LSW 模式，假设没有残余电压			1250	µs
7.5.4	t_{RAMP_SLEW}	LSW 模式下的斜升压摆率	V_{OUT} 范围为 0.3V 至 V_{OUT} 的 90%			12	mV/µs
7.5.5	$t_{TRANS_1P8_3P3}$	转换时间 1.8V - 3.3V	V_{IN} = 4.0V，I_{OUT} = 300mA		2		ms
7.5.6	$t_{TRANS_3P3_1P8}$	转换时间 3.3V - 1.8V	V_{IN} = 4.0V，I_{OUT} = 300mA		2		ms

(1) PVIN_LDOx 不得超过 VSYS
(2) 输入电容器必须尽可能靠近器件引脚放置。
(3) 当向陶瓷电容器施加直流电压时，由于直流偏置效应，有效电容会降低。因此，上表列出了最小电容值。为了满足最小电容要求，也许必须相应地调整电容器的标称值，以便在稳压器输出端的指定直流电压下考虑电容的下降。
(4) 超出指定值的额外电容（包括本地电容和 POL）可能会导致 LDO 变得不稳定
(5) PVIN_LDOx 电压必须在（所配置的 VOUT）和（所配置的 VOUT + 200mV）之间，最大为 3.6V。

6.9 通用 LDO（LDO3、LDO4）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
电气特性							
8.1.1	V_{IN}	输入电压（LDO 模式）(1)	LDO 模式，最大 V_{VSYS}	2.2		5.5	V
8.1.2	V_{IN}	输入电压（LSW 模式）(1)	LSW 模式，最大 V_{VSYS}	2.2		5.5	V
8.1.3	V_{OUT}	LDO 输出电压可配置范围	V_{IN} = 2.2V 至 5.5V，最大 V_{VSYS}	1.2		3.3	V
8.1.4	V_{OUT_STEP}	输出电压阶跃	1.2V ≤ V_{OUT} ≤ 3.3V		50		mV
8.1.5	$V_{DROPOUT}$	压降电压	V_{INmin} ≤ V_{IN} ≤ V_{INmax}, I_{OUT} = I_{OUT_MAX}		150	300	mV
8.1.6	$V_{OUT_DC_ACCURACY}$	总直流精度，包括所有有效输出电压的直流负载和线性调整率	LDO 模式，V_{IN} - V_{OUT} > 300mV	-1%		1%	
8.1.7	R_{BYPASS}	LSW 模式下的旁路电阻	V_{IN} = 3.3V，I_{OUT} = 100mA，负载开关模式启用			1	Ω
8.2.1	$V_{LOAD_TRANSIENT}$	瞬态负载调整率，ΔV_{OUT}	V_{IN} = 3.3V，V_{OUT} = 1.80V，I_{OUT} = I_{OUT_MAX} 的 20% 至 I_{OUT_MAX} 的 80%，在 1 µs 内，C_{OUT} = 2.2µF	-25		25	mV
8.2.2	$V_{LINE_TRANSIENT}$	瞬态线性调整率，ΔVOUT / VOUT	导通模式，不在压降条件下，V_{IN} 阶跃 = 600mV$_{PP}$，t_r = t_f = 10µs	-25		25	mV

Copyright © 2025 Texas Instruments Incorporated

6.9 通用 LDO（LDO3、LDO4）（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
8.2.3	$NOISE_{RMS}$	RMS 噪声	LDO 模式，f=100Hz 至 100KHz，V_{IN} = 3.3V，V_{OUT} = 1.8V，I_{OUT} = 300mA		15		μV_{RMS}
8.2.4	$PSRR_{1KHZ}$	电源纹波抑制	LDO 模式，V_{IN} = 3.3V，V_{OUT} = 1.8V，I_{OUT} = 300mA		71		db
8.2.5	$PSRR_{10KHZ}$	电源纹波抑制	LDO 模式，V_{IN} = 3.3V，V_{OUT} = 1.8V，I_{OUT} = 300mA		64		db
8.2.6	$PSRR_{100KHZ}$	电源纹波抑制	LDO 模式，V_{IN} = 3.3V，V_{OUT} = 1.8V，I_{OUT} = 300mA		61		db
8.2.7	$PSRR_{1MHZ}$	电源纹波抑制	LDO 模式，V_{IN} = 3.3V，V_{OUT} = 1.8V，I_{OUT} = 300mA		26		db
8.3.1	I_{OUT_MAX}	输出电流				300	mA
8.3.2	$I_{CURRENT_LIMIT}$	短路电流限制	V_{IN} = 3.6V，V_{OUT} = 0V，在脉冲负载条件下测试	400		900	mA
8.3.3	I_{IN_RUSH}	LDO 浪涌电流	LDO 或 LSW 模式，V_{IN} = 3.3V，然后启用 LDO，C_{OUT} = 4μF，I_{OUT} = 0mA 或 300mA			650	mA
8.3.4	$R_{DISCHARGE}$		仅在禁用转换器时有效	120	250	400	Ω
8.3.5a	I_{Q_ACTIVE}	25°C 时 ACTIVE 状态下的静态电流	V_{VSYS} = V_{IN} = 3.3V，I_{OUT} = 0mA 适用于 LDO 模式，T_J = 25°C		25	30	μA
8.3.5b	I_{Q_ACTIVE}	-40°C 至 125°C 时 ACTIVE 状态下的静态电流	V_{VSYS} = V_{IN} = 3.3V，I_{OUT} = 0mA 适用于 LDO 模式，T_J = -40°C 至 125°C		25	40	μA
8.3.5b	I_{Q_ACTIVE}	-40°C 至 150°C 时 ACTIVE 状态下的静态电流	V_{VSYS} = V_{IN} = 3.3V，I_{OUT} = 0mA，适用于 LDO 模式，T_J = -40°C 至 150°C		25	40	μA
8.3.5c	I_{Q_ACTIVE}	25°C 时 ACTIVE 状态下的静态电流	V_{VSYS} = V_{IN} = 3.3V，I_{OUT} = 0mA 适用于 LSW 模式，T_J = 25°C		60	112	μA
8.3.5d	I_{Q_ACTIVE}	-40°C 至 125°C 时 ACTIVE 状态下的静态电流	V_{VSYS} = V_{IN} = 3.3V，I_{OUT} = 0mA 适用于 LSW 模式，T_J = -40°C 至 125°C		70	145	μA
8.3.5d	I_{Q_ACTIVE}	-40°C 至 150°C 时 ACTIVE 状态下的静态电流	V_{VSYS} = V_{IN} = 3.3V，I_{OUT} = 0mA，适用于 LSW 模式，T_J = -40°C 至 150°C		70	145	μA
8.4.1	C_{IN}	输入滤波电容 (2)		2.2	4.7		μF
8.4.2	C_{OUT}	输出滤波电容[2]	从 VLDOx 连接到 GND，LDO 模式	1.6	2.2	4	μF
8.4.3a	$C_{OUT_TOTAL_FAST}$	输出端的总电容（本地 + POL），快速斜坡时间[3]	1MHz < f < 10MHz，输出和负载点之间的阻抗最大为 6nH			15	μF
8.4.3b	$C_{OUT_TOTAL_SLOW}$	输出端的总电容（本地 + POL），慢速斜坡时间[3]	1MHz < f < 10MHz，输出和负载点之间的阻抗最大为 6nH			30	μF
8.4.4	C_{ESR}	滤波电容 ESR 最大值	1MHz 至 10MHz		10	20	mΩ
时序要求							
8.5.1a	t_{RAMP_FAST}	快速斜坡时间	从使能到目标值的 98% 测得，LDO 模式，在单独启用时进行测量，假设没有残余电压			660	μs
8.5.1b	t_{RAMP_SLOW}	慢速斜坡时间	从使能到目标值的 98% 测得，LDO 模式，在单独启用时进行测量，假设没有残余电压			2.3	ms

Copyright © 2025 Texas Instruments Incorporated

6.9 通用 LDO（LDO3、LDO4）（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
8.5.2a	$t_{RAMP_SLEW_FAST}$	快速斜升压摆率	LDO 或 LSW 模式，从 0.5V 到目标值测得			25	mV/µs
8.5.2b	$t_{RAMP_SLEW_SLOW}$	慢速斜升压摆率	LDO 或 LSW 模式，从 0.5V 到目标值测得			9	mV/µs

(1) PVIN_LDOx 不得超过 VSYS
(2) 当向陶瓷电容器施加直流电压时，由于直流偏置效应，有效电容会降低。因此，上表列出了最小电容值。为了满足最小电容要求，也许必须相应地调整电容器的标称值，以便在稳压器输出端的指定直流电压下考虑电容的下降。
(3) 超出指定值的额外电容（包括本地电容和 POL）可能会导致 LDO 变得不稳定

6.10 GPIO 和多功能引脚（EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
电气特性							
9.1.1	V_{OL}	低电平输出电压（开漏）	VIO = 3.6V，I_{OL} = 2mA，GPO1，GPO2，GPIO，nRSTOUT，nINT			0.40	V
9.1.2	V_{IL}	低电平输入电压	EN/PB、MODE/STBY、MODE/RESET 和 VSEL_SD/VSEL_DDR、GPIO			0.4	V
9.1.3	V_{IH}	高电平输入电压	EN/PB、MODE/STBY、MODE/RESET 和 VSEL_SD/VSEL_DDR、GPIO	1.26			V
9.1.4	V_{VSENSE}	VSENSE 比较器阈值 (EN/PB/VSENSE)		1.08	1.20	1.32	V
9.1.5	V_{VSENSE_HYS}	VSENSE 比较器迟滞 (EN/PB/VSENSE)		8	30	55	mV
9.1.6	I_{LKG}	输入漏电流（GPIO、EN/PB/VSENSE、MODE/STBY、MODE/RESET、VSEL_SD/VSEL/DDR）	V_{IN} = 3.3V			1.0	µA
9.1.7	C_{IN}	内部输入引脚电容（GPIO、EN/PB/VSENSE、MODE/STBY、MODE/RESET、VSEL_SD/VSEL/DDR）				10	pF
9.1.8	I_{PD}	下拉电流，在施加 VSYS 后 100µs 可用	在引脚 GPO1、GPO2、GPIO、MODE/STBY、MODE/RESET、VSEL_SD/VSEL_DDR、nINT、nRSTOUT 上	18	25	35	nA
9.1.9	$I_{LKG_VSYS_ONLY}$	当 VSYS 存在但数字电源 VDD1P8 不存在时的引脚漏电流	仅限 SDA			1	µA
9.1.10	$V_{PIN_VSYS_ONLY}$	当 VSYS 存在但数字电源 VDD1P8 不存在时的引脚电压	GPO1、GPO2、GPIO、nRSTOUT、nINT、I_{OL}=2mA			0.4	V
时序要求							
9.2.1a	t_{FALL}	输出缓冲器下降时间（90% 至 10%）	GPO1、GPO2、GPIO、nRSTOUT、nINT、C_{OUT} = 10pF			50	ns
9.2.1b	t_{RISE}	GPIO 输出缓冲器上升时间（10% 至 90%）	GPIO，适用于多 PMIC 配置			5	µs
9.2.1.1	t_{DLY_FALL}	输出缓冲器下降延时时间（从输入超过 50% 至输出超过 50%）	C_{OUT} = 10pF			50	ns

Copyright © 2025 Texas Instruments Incorporated

6.10 GPIO 和多功能引脚（EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR）（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
9.2.2.1	t_{DLY_RISE}	开漏输出缓冲器上升延时时间（数字输入到输出超过 50%）	C_{OUT} = 10pF，R_{PU}=1k（外部上拉电阻），VIO = 1.8V			300	ns
9.2.2.3	$FLT_HIGH_{Duration}$	数字为测试分配的时间，以了解引脚是否可在内部拉至高电平	C_{OUT} = 10pF	15			µs
9.2.2.4	$FLT_LOW_{Duration}$	数字为测试分配的时间，以了解引脚是否可在内部拉至低电平	C_{OUT} = 10pF	15			µs
9.2.2a	$t_{PB_ON_SLOW}$	EN/PB/VSENSE，等待时间 PB，ON 请求，慢速	PB，下降沿	540	600	660	ms
9.2.2b	$t_{PB_ON_FAST}$	EN/PB/VSENSE，等待时间 PB，ON 请求，快速	PB，下降沿	180	200	220	ms
9.2.3	t_{PB_OFF}	EN/PB/VSENSE，等待时间 PB，OFF 请求	PB，下降沿	7.2	8.0	8.8	s
9.2.4	$t_{PB_RISE_DEGL}$	EN/PB/VSENSE，抗尖峰脉冲时间 PB，上升沿	PB，上升沿，长按 OFF 请求成功后适用	115	200	275	ms
9.2.5	$t_{PB_INT_DEGL}$	EN/PB/VSENSE，抗尖峰脉冲时间 PB，上升沿或下降沿	PB，上升沿或下降沿	59	100	137	ms
9.2.6	$t_{DEGL_EN_Rise_Slow}$	EN/PB/VSENSE，抗尖峰脉冲时间 EN 慢速，上升	EN，上升沿	45	50	55	ms
9.2.7	$t_{DEGL_EN_Rise_Fast}$	EN/PB/VSENSE，抗尖峰脉冲时间 EN 快速，上升	EN，上升沿	60	120	150	µs
9.2.8	$t_{DEGL_EN_Fall}$	EN/PB/VSENSE，抗尖峰脉冲时间 EN，下降	EN，下降沿	50	70	93	µs
9.2.9	$t_{DEGL_VSENSE_Rise}$	VSENSE 上升：仅由 $VSYS_{POR_Rising}$ 和 VSENSE 电压选通	VSENSE，上升沿		不适用		
9.2.10	$t_{DEGL_VSENSE_Fall}$	EN/PB/VSENSE，抗尖峰脉冲时间 VSENSE，下降，与快速/慢速设置无关	VSENSE，下降沿	50	70	93	µs
9.2.11	$t_{DEGL_EN/VSENSE_I2C}$	I2C 触发关断后的 EN/VSENSE 下降沿抗尖峰脉冲时间	I2C 先前发出关断请求后的 EN/VSENSE 下降沿（短于 9.2.8）	12.5	25	37.5	µs
9.2.12	t_{DEGL_RESET}	MODE/RESET，抗尖峰脉冲时间 RESET	RESET，上升沿和下降沿	90	120	150	µs
9.2.13	t_{DEGL_MFP}	抗尖峰脉冲时间 MODE/STBY、MODE/RESET，VSEL_SD/VSEL_DDR	上升沿和下降沿	90	120	150	µs
9.2.14	t_{DEGL_GPIO}	抗尖峰脉冲时间 GPIO	上升沿和下降沿	6.6	15.6	18	µs
9.2.15	$t_{REACTION_ON}$	ON 请求传播延迟（抗尖峰脉冲过后）	包括振荡器启动、采样延迟和反应延迟（不包括抗尖峰脉冲）		75	103	µs
9.2.16	$t_{REACTION_OFF}$	OFF 请求传播延迟（抗尖峰脉冲过后）	包括采样延迟和反应延迟（不包括抗尖峰脉冲）	39	56	73.5	µs

6.11 电压和温度监测器

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数	测试条件	最小值	典型值	最大值	单位
电气特性						

Copyright © 2025 Texas Instruments Incorporated

6.11 电压和温度监测器（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

POS	参数		测试条件	最小值	典型值	最大值	单位
10.1.1	$V_{BUCKx_UV_TH_5}$、$V_{LDOx_UV_TH_5}$	降压输出的欠压监控，可编程的低阈值精度	UV_THR = 0x0		-5%		
10.1.2	$V_{BUCKx_UV_TH_10}$、$V_{LDOx_UV_TH_10}$	降压输出和 LDO 输出的欠压监控，可编程的低阈值精度	UV_THR = 0x1		-10%		
10.1.3	$V_{BUCKx_UV_H_ACC}$、$V_{LDOx_UV_H_ACC}$	欠压阈值精度，V_{OUT} ≥ 1V	V_{OUT} ≥ 1V	-1.5%		+1.5%	
10.1.4	$V_{BUCKx_UV_L_ACC}$, $V_{LDOx_UV_L_ACC}$	欠压阈值精度，V_{OUT} < 1V	V_{OUT} < 1V	-10		+10	mV
10.1.5	$V_{BUCKx_UV_HYS}$、$V_{LDOx_UV_HYS}$	欠压迟滞		0.25%	1%	1.75%	
10.1.6	$V_{BUCKx_SCG_TH}$、$V_{LDOx_SCG_TH}$	短路 (SCG) 和残余电压 (RV) 检测下降阈值		220	260	300	mV
10.1.7	$V_{BUCKx_SCG_HYS}$、$V_{LDOx_SCG_HYS}$	短路 (SCG) 和残余电压 (RV) 检测阈值迟滞			75		mV
10.2.1a	T_{WARM_Rising}	温度上升警告阈值 (WARM)	对于四个传感器中的每一个	110	120	130	°C
10.2.1b	$T_{WARM_Falling}$	温度下降警告阈值 (WARM)	对于四个传感器中的每一个	105	115	125	°C
10.2.2a	T_{HOT_Rising}	温度上升关断阈值（TSD、HOT）	对于四个传感器中的每一个	130	140	150	°C
10.2.2b	$T_{HOT_Falling}$	温度下降关断阈值（TSD、HOT）	对于四个传感器中的每一个	125	135	145	°C
10.2.3	T_{HYS}	WARM 的温度迟滞	对于四个传感器中的每一个		-5		°C
时序要求							
10.3.1a	$t_{DEGLITCH}$	欠压 (UV) 和接地短路 (SCG) 故障检测抗尖峰脉冲时间	从 UV/SCG 事件测得	13	20	27	µs
10.3.1b	$t_{DEGLITCH_OC_short}$	过流 (OC) 故障检测抗尖峰脉冲时间，上升沿，短	从 OC 事件上升沿测量	26	35	45	µs
10.3.1c	$t_{DEGLITCH_OC_long}$	过流 (OC) 的故障检测抗尖峰脉冲时间，上升沿，长	从 OC 事件上升沿测量	1.6	2	2.2	ms
10.3.2a	$t_{REACTION}$	欠压 (UV) 和接地短路 (SCG) 的故障反应时间（包括抗尖峰脉冲时间）	从 UV/SCG 事件到 nINT 拉至低电平测得	26	40	54	µs
10.3.2b	$t_{REACTION_OC_short}$	过流 (OC) 的故障反应时间（包括抗尖峰脉冲时间）	从 UV/OC/SCG 事件到 nINT 拉至低电平测得	45	65	81	µs
10.3.2c	$t_{REACTION_OC_long}$	过流 (OC) 的故障检测抗尖峰脉冲时间，上升沿，长	从 OC 事件上升沿测量	1.6	2	2.2	ms
10.3.2d	$t_{REACTION_WARM}$	温度警告 (WARM)、热关断 (TSD/HOT) 的故障反应时间	从 WARM/HOT 事件到 nINT 拉至低电平测得			525	µs

6.12 I^2C 接口

在自然通风条件下的工作温度范围内测得（除非另有说明）。当 VIO 为 3.3V 或 1.8V 时，器件支持标准模式 (100kHz)、快速模式 (400kHz) 和快速+ 模式 (1MHz)。

POS	参数		测试条件	最小值	典型值	最大值	单位
电气特性							
11.1.1	V_{OL}	低电平输出电压	对于标准模式和快速模式，VIO = 3.6V、I_{OL} = 3mA；对于超快模式、SDA，I_{OL} = 20mA			0.40	V
11.1.2	V_{IL}	低电平输入电压	SDA、SCL			0.40	V

Copyright © 2025 Texas Instruments Incorporated

6.12 I²C 接口（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）。当 VIO 为 3.3V 或 1.8V 时，器件支持标准模式 (100kHz)、快速模式 (400kHz) 和快速+ 模式 (1MHz)。

POS	参数		测试条件	最小值	典型值	最大值	单位
11.1.3	V_{IH}	高电平输入电压	SDA、SCL	1.26			V
11.1.4	V_{HYST}	输入缓冲器迟滞	EN_BP/VSENSE、MODE_RESET、MODE_STBY、SDA、SCL、GPIO	100		500	mV
11.1.5	C_B	SDA 和 SCL 的容性负载				400	pF
时序要求							
11.2.1	f_{SCL}	串行时钟频率	标准模式			100	kHz
11.2.2			快速模式			400	
11.2.3			快速模式 +			1	MHz
11.3.1	t_{LOW}	SCL 低电平时间	标准模式	4.7			µs
11.3.2			快速模式	1.3			
11.3.3			快速模式 +	0.50			
11.4.1	t_{HIGH}	SCL 高电平时间	标准模式	4.0			µs
11.4.2			快速模式	0.60			
11.4.3			快速模式 +	0.26			
11.5.1	$t_{SU;DAT}$	数据设置时间	标准模式	250			ns
11.5.2			快速模式	100			
11.5.3			快速模式 +	50			
11.6.1	$t_{HD;DAT}$	数据保持时间	标准模式	10		3450	ns
11.6.2			快速模式	10		900	
11.6.6			快速模式 +	10			
11.7.1	$t_{SU;STA}$	启动或重复启动条件的建立时间	标准模式	4.7			µs
11.7.2			快速模式	0.60			
11.7.3			快速模式 +	0.26			
11.8.1	$t_{HD;STA}$	启动或重复启动条件的保持时间	标准模式	4.7			µs
11.8.2			快速模式	0.60			
11.8.3			快速模式 +	0.26			
11.9.1	t_{BUF}	停止与启动条件之间的总线空闲时间	标准模式	4.7			µs
11.9.2			快速模式	1.3			
11.9.3			快速模式 +	0.50			
11.10.1	$t_{SU;STO}$	STOP 条件的建立时间	标准模式	0.60			µs
11.10.2			快速模式	0.60			
11.10.3			快速模式 +	0.26			
11.10.1	t_{rDA}	SDA 信号的上升时间	标准模式，VIO = 1.8V，R_{PU} = 10kΩ，C_B = 400pF			1000	ns
11.10.2			快速模式，VIO = 1.8V，R_{PU} = 1kΩ，C_B = 400pF	20		300	
11.10.3			快速模式 +，VIO = 1.8V，R_{PU} = 330Ω，C_B = 400pF			120	

Copyright © 2025 Texas Instruments Incorporated

6.12 I²C 接口（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）。当 VIO 为 3.3V 或 1.8V 时，器件支持标准模式 (100kHz)、快速模式 (400kHz) 和快速+ 模式 (1MHz)。

POS	参数		测试条件	最小值	典型值	最大值	单位
11.12.1	t_{fDA}	SDA 信号的下降时间	标准模式，VIO = 1.8V，R_{PU} = 10kΩ，C_B = 400pF			300	ns
11.12.2			快速模式，VIO = 1.8V，R_{PU} = 1kΩ，C_B = 400pF		6.5	300	
11.12.3			快速模式 +，VIO = 1.8V，R_{PU} = 330Ω，C_B = 400pF		6.5	120	
11.13.1	t_{rCL}	SCL 信号的上升时间	标准模式，VIO = 1.8V，R_{PU} = 10kΩ，C_B = 400pF			1000	ns
11.13.2			快速模式，VIO = 1.8V，R_{PU} = 1kΩ，C_B = 400pF		20	300	
11.13.3			快速模式 +，VIO = 1.8V，R_{PU} = 330Ω，C_B = 400pF			120	
11.14.1	t_{fCL}	SCL 信号的下降时间	标准模式，VIO = 1.8V，R_{PU} = 10kΩ，C_B = 400pF			300	ns
11.14.2			快速模式，VIO = 1.8V，R_{PU} = 1kΩ，C_B = 400pF		6.5	300	
11.14.3			快速模式 +，VIO = 1.8V，R_{PU} = 330Ω，C_B = 400pF		6.5	120	
11.15.1	t_{SP}	被抑制的尖峰的脉冲宽度（抑制小于指示宽度的 SCL 和 SDA 尖峰）	快速模式和快速+ 模式			50	ns

Copyright © 2025 Texas Instruments Incorporated

6.13 典型特性



V_{IN} = 5V V_{OUT} = 1.8V T_A = 25°C

图 6-1. BUCK1 效率



V_{IN} = 5V V_{OUT} = 1.8V T_A = 25°C

图 6-2. BUCK23 效率



V_{IN} = 5.0V V_{OUT} = 0.75V T_A = 25°C
I_{OUT} = 100mA 至 1.1A 至 100mA， C_{OUT_total} = 57 µF
t_{rise}=t_{fall}=500ns

图 6-3. BUCK1 负载阶跃响应 - 高带宽，强制 PWM



V_{IN} = 5.0V V_{OUT} = 3.3V T_A = 25°C
I_{OUT} = 1mA 至 1A 至 1mA， C_{OUT_total} = 57 µF
t_{rise}=t_{fall}=1 µs

图 6-4. BUCK2 负载阶跃响应 - 低带宽，强制 PWM



V_{IN} = 5.0V V_{OUT} = 1.2V T_A = 25°C
I_{OUT} = 1mA 至 1A 至 1mA， C_{OUT_total} = 57 µF
t_{rise}=t_{fall}=1 µs

图 6-5. BUCK3 负载阶跃响应 - 低带宽，强制 PWM



V_{IN} = 3.3V V_{OUT} = 1.8V T_A = 25°C
I_{OUT} = 80mA 至 320mA 至 80mA， C_{OUT} = 10 µF
t_{rise}=t_{fall}=1 µs

图 6-6. LDO1 负载阶跃响应

Copyright © 2025 Texas Instruments Incorporated

6.13 典型特性（续）



V_{IN} = 3.3V　V_{OUT} = 0.85V　T_A = 25°C
I_{OUT} = 80mA 至 320mA 至 80mA，　C_{OUT} = 10 µ F
t_{rise}=t_{fall}=1 µ s

图 6-7. LDO2 负载阶跃响应



V_{IN} = 5V　V_{OUT} = 3.3V　T_A = 25°C
I_{OUT} = 60mA 至 240mA 至 60mA，　C_{OUT} = 10 µ F
t_{rise}=t_{fall}=1 µ s

图 6-8. LDO3 负载阶跃响应



V_{IN} = 3.3V　V_{OUT} = 1.8V　T_A = 25°C
I_{OUT} = 60mA 至 240mA 至 60mA，t_{rise}=t_{fall}=1 µ s　C_{OUT} = 10 µ F

图 6-9. LDO4 负载阶跃响应

Copyright © 2025 Texas Instruments Incorporated

7 详细说明

7.1 概述

TPS65219 提供三个降压转换器、四个 LDO、三个通用 I/O 和三个多功能引脚。该系统可以使用单节锂离子电池、两节原电池或稳压电源来供电。该 PMIC 的额定运行温度范围为 -40°C 至 +105°C ，是各种工业应用的理想选择。

I2C 接口提供使用 TPS65219 所需的全面特性。所有电源轨以及 GPO 和 GPIO 均可以启用或禁用。可以自定义欠压监测的电压阈值。

集成电压监控器可监测 Buck1-3 和 LDO1-4 是否发生欠压。监控器有两种灵敏度设置。提供的电源正常信号用于报告电源轨和 GPIO 具有正确的斜坡。nRSTOUT 引脚拉至低电平，直至器件进入 ACTIVE 状态。当从 ACTIVE 或 STBY 状态断电时，nRSTOUT 会再次拉至低电平。nRSTOUT 引脚有一个开漏输出。故障引脚 nINT 会将故障信息传递给 SoC。

Buck1 降压转换器可提供高达 3.5A 的电流，Buck2 和 Buck3 各自可提供高达 2A 的电流。每个转换器的默认输出电压均可通过 I2C 接口进行调节。所有三个降压转换器都具有动态电压调节功能。对于噪声敏感型应用，降压转换器在轻负载时以低功耗模式运行，或者可以强制在 PWM 模式下运行。

LDO1 和 LDO2 0.6V 至 3.4V 的输出电压范围内支持 400mA 的输出电流。这些 LDO 支持旁路模式，充当负载开关，并允许 SD 卡电源等应用在运行期间改变电压，在初始化之后将 SD 卡的 IO 电源从 3.3V 调节到 1.8V。

LDO3 和 LDO4 在 1.2V 至 3.3V 的输出电压范围内支持 300mA 的输出电流。这些 LDO 支持负载开关模式，但不支持旁路模式。

I2C 接口、IO、GPIO 和多功能引脚 (MFP) 可实现与各种 SoC 的无缝连接。

电源轨的所有配置（例如输出电压、时序控制）都由 EEPROM 备份。请参阅所选配置的技术参考手册 (TRM)。

Copyright © 2025 Texas Instruments Incorporated

7.2 功能方框图



图 7-1.

备注

VIO 是必须在建议工作电压范围内选择的外部上拉电源。

7.3 特性说明

7.3.1 上电时序

TPS65219 能够实现灵活的电源轨时序控制。电源轨（包括用于外部电源轨的 GPO1、GPO2、GPIO 和 nRSTOUT 引脚）的顺序由 NVM 定义。在启动上电序列之前，该器件会检查是否所有电源轨上的电压都降至 SCG 阈值以下，从而避免启动到预偏置电源轨。该序列基于时序。此外，前一个电源轨必须已超过 UV 阈值，否则不会启用后一个电源轨。如果已屏蔽 UV，则即使未达到 UV 阈值，也会继续执行序列。对于配置为旁路模式或 LSW 模式的 GPO1、GPO2、GPIO 和 LDO，系统不会监测它们是否欠压，因此它们的输出不会限制后续电源轨。

如果由于电源轨上未屏蔽的故障而导致序列中断，则器件会断电。TPS65219 会尝试再上电两次。如果这两次重试均未能进入 ACTIVE 状态，则器件会保持 INITIALIZE 状态，直至 VSYS 下电后重新上电。虽然建议将此重试计数器保持运行状态，但可以通过设置 INT_MASK_UV 寄存器中的 MASK_RETRY_COUNT 位来禁用该计数器。

若要禁用重试计数器，请设置 INT_MASK_UV 寄存器中的 MASK_RETRY_COUNT 位。设置后，器件会尝试无限次重试。

TPS65219 允许配置独立于上电顺序的断电序列。在非易失性存储器中配置这些序列。

初始上电时，器件会监控 VSYS 电源电压，仅当 VSYS 超过 $VSYS_{POR_Rising}$ 阈值时才允许上电并转换到 INITIALIZE 状态。

上电序列配置如下：

- 每个电源轨的时隙（即，在序列中的位置）以及 GPO1、GPO2、GPIO 和 nRSTOUT 使用相应的 *_SEQUENCE_SLOT 寄存器、上电序列的四个 MSB 和断电序列的四个 LSB 来定义。
- 每个时隙的持续时间在 POWER_UP_SLOT_DURATION_x 寄存器中定义，可以配置为 0ms、1.5ms、3ms 或 10ms。总共可以配置 16 个时隙，如果需要支持更多电源轨，则允许序列跨越多个 TPS65219 器件。
- 除了上面定义的时序之外，上电序列还由 UV 监视器进行控制：只有在前一个电源轨超过欠压阈值后，才会启用后续电源轨（除非已屏蔽 UV）。如果一个电源轨在 t_{RAMP}（即，t_{RAMP_LSW}、t_{RAMP_SLOW} 和 t_{RAMP_FAST}）结束时未达到 UV 阈值，则序列会中止，且器件在时隙持续时间结束时定序关闭。对于相应的电源轨，器件将在 INT_SOURCE 寄存器中设置 INT_BUCK_x_y_IS_SET 或 INT_LDO_x_y_IS_SET 位，在 INT_BUCK_x_y 或 INT_LDO_x_y 寄存器中设置 BUCKx_UV 或 LDOx_UV 位，以及在 INT_TIMEOUT_RV_SD 寄存器中设置 TIMEOUT 位。
- 序列的启动受到所有电源轨成功放电的影响，而无论是否在序列期间启用。当器件无法将所有电源轨放电至低于 SCG 阈值时，如果在 4ms 至 5ms 后仍然存在剩余电压，且器件仍处于 INITIALIZE 状态，器件会在 INT_SOURCE 寄存器中设置 INT_BUCK_x_y_IS_SET 或 INT_LDO_x_y_IS_SET 位，以及 BUCKx_RV 或 LDOx_RV 位。
- 序列的启动受到内核温度的限制：如果任何一个热检测未屏蔽，那么当由于热事件而进入 INITIALIZE 状态时，在所有传感器上的温度降至低于 $T_{WARM_falling}$ 阈值之前，或者从 OFF 状态进入 INITIALIZE 状态时，在所有传感器上的温度低于 T_{WARM_rising} 阈值之前，器件不会上电。如果屏蔽了所有热传感器（热检测不会导致断电），则在所有传感器上的温度低于 $T_{HOT_falling}$ 阈值之前，器件不会上电

备注

在启用之前，所有电源轨都会放电（无论是否已禁用放电功能）。

ON 请求会进行抗尖峰脉冲处理，避免在噪声情况下触发。在抗尖峰脉冲时间之后，在序列的第一个时隙开始之前，器件需要大约 300 µs。如果预偏置电源轨的放电未在该时间内完成，则系统会进一步限制该序列的启动，直到所有电源轨放电至低于 SCG 电压电平。

Copyright © 2025 Texas Instruments Incorporated

图 7-2 为一个上电序列示例。上电序列通过有效的 ON 请求触发。



图 7-2. 上电时序 (示例)

有关 ON 请求的详细信息，请参阅“按钮和使能输入 (PB/EN/VSENSE)”。

小心

只能在 EEPROM 加载完成后发出 I2C 命令。

7.3.2 下电时序

OFF 请求或关断故障会触发断电序列。如果配置为 EN 或 VSENSE，则可以通过 EN/PB/VSENSE 上的下降沿触发 OFF 请求；如果配置为 PB，则可以通过长按按钮触发 OFF 请求；也可以通过向 MFP_CTRL 寄存器中的 I2C_OFF_REQ 发送 I2C 命令指令来触发 OFF 请求。该位会自我清除。

Copyright © 2025 Texas Instruments Incorporated

I2C 触发关断需要在 EN/PB/VSENSE 引脚上重新发出 ON 请求。在 EN 或 VSENSE 配置中，需要在 EN/PB/VSENSE 引脚上产生一个下降沿，接着是一个上升沿。EN 或 VSENSE 配置的下降沿抗尖峰脉冲时间 $t_{DEGL_EN/VSENSE_I2C}$ 短于由引脚触发的关闭请求的抗尖峰脉冲时间（$t_{DEGL_EN_Fall}$ 和 $t_{DEGL_VSENSE_Fall}$）。PB 配置的抗尖峰脉冲时间保持不变。

在许多情况下，断电序列遵循与上电序列相反的顺序。在某些应用中，需要同时关断所有电源轨，电源轨之间没有延迟，或者需要等待一段时间以确保电源轨放电。

断电序列配置如下：

- 每个电源轨的时隙（即，在序列中的位置）以及 GPO1、GPO2、GPIO 和 nRSTOUT 使用相应的 *_SEQUENCE_SLOT 寄存器、上电序列的四个 MSB 和断电序列的四个 LSB 来定义。
- 每个时隙的持续时间在 POWER_DOWN_SLOT_DURATION_x 寄存器中定义，可以配置为 0ms、1.5ms、3ms 或 10ms。总共可以配置 16 个时隙，如果需要支持更多电源轨，则允许序列跨越多个 TPS65219 器件。
- 除了时隙持续时间外，除非在前一个电源轨上已禁用有源放电，否则前一个电源轨是否已经放电至 SCG 阈值以下也是断电序列的一个限制因素。如果没有发生这种情况，则暂停后续电源轨的断电。为了在电源轨偏置或短路的情况下断电，在前一个电源轨经过八倍的时隙持续时间（或者在时隙持续时间为 0ms 情况下达到 12ms）后，即使前一个电源轨未完全放电，关断序列仍将继续。
- 要绕过放电检查，请将寄存器 GENERAL_CONFIG 中的 BYPASS_RAILS_DISCHARGED_CHECK 位设置为“1”。

备注

如果禁用了某个电源轨的有源放电功能，该电源轨在时隙持续时间内未能成功放电不会限制后续电源轨的禁用操作，但时序完全按照预定的时间间隔进行。如果存在残余电压，则不管怎样都会设置 RV 位。

默认情况下会启用有源放电，而不基于 NVM。因此，如果需要，在每次 VSYS 下电上电后都需要禁用放电。在 RESET 或 OFF 请求期间，只要存在 VSYS，就不会复位放电配置。不过，在 INITIALIZE 状态下以及在上电序列之前，无论设置如何，所有电源轨都会放电。

在断电序列期间，除了未屏蔽的中断位和 *_DISCHARGE_EN 位之外，不受 EEPROM 支持的位会复位。

下图以 NVM-ID 0x01、版本 0x2 为例，展示了断电序列：

Copyright © 2025 Texas Instruments Incorporated



图 7-3. 断电时序 (示例)

小心

不要通过 I2C 命令更改与正在进行的序列相关的寄存器！

开始切换到 INITIALIZE 状态后的大约 80 µ s 以内，无法访问非 NVM 位。

7.3.3 按钮和使能输入 (EN/PB/VSENSE)

EN/PB/VSENSE 引脚用于启用 PMIC。可以通过三种方式配置该引脚：

- 器件使能 (EN)：
  - 需要将此引脚拉至高电平以启用器件。将这个引脚拉至低电平会禁用器件。
  - EN 引脚的抗尖峰脉冲时间由 MFP_2_CONFIG 寄存器中的 EN_PB_VSENSE_DEGL 位来配置。
  - 如果 EN 输入在配置的 $t_{DEGL_EN_RISE}$ 时间内高于 V_{IL} 低阈值，则上电序列开始。

Copyright © 2025 Texas Instruments Incorporated

- 为了表示 EN/PB/VSENSE 引脚的上电事件，器件会在 POWER_UP_STATUS_REG 寄存器中设置 POWER_UP_FROM_EN_PB_VSENSE 位。此位不会将 nINT 引脚置为有效。写入 W1C 将该位清零。
- 如果 EN 输入在 $t_{DEGL_EN_FALL}$ 内低于 V_{IH} 阈值，则断电序列开始。
- 如果出现关断故障，则无需更新 ON 请求。如果 EN 输入仍高于 V_{IH} 阈值，器件会自动执行上电序列。（EN 视为对电平敏感）
- 如果发生冷复位（无论是通过 RESET 引脚还是 I2C 请求），无需更新 ON 请求。如果 EN 输入仍高于 V_{IH} 阈值，器件会自动执行上电序列。（EN 视为对电平敏感）

- 按钮 (PB)：
  - PB 引脚是用于为 PMIC 上电的 CMOS 类型输入。通常情况下，PB 引脚连接到一个接地的瞬时开关和一个外部上拉电阻器。
  - 按钮的保持时间由 MFP_2_CONFIG 寄存器中的 EN_PB_VSENSE_DEGL 位来配置。
  - 如果 PB 输入在配置的 t_{PB_ON} 低于 V_{IL} 阈值低电平，则上电序列开始。
  - 为了表示 EN/PB/VSENSE 引脚的上电事件，器件会在 POWER_UP_STATUS_REG 寄存器中设置 POWER_UP_FROM_EN_PB_VSENSE 位。此位不会将 nINT 引脚置为有效。写入 W1C 将该位清零。
  - PB 引脚有一个上升沿抗尖峰脉冲 $t_{PB_RISE_DEGL}$ 来过滤开关抖动
  - 如果 PB 输入保持低电平的时间达到 t_{PB_OFF}（不可配置），则断电序列开始。
  - 如果出现关断故障，则无需更新 ON 请求。该器件在不按下按钮按钮的情况下自动执行上电序列。
  - 如果发生冷复位（无论是通过 RESET 引脚还是 I2C 请求），无需更新 ON 请求。该器件在不按下按钮按钮的情况下自动执行上电序列。
  - 仅当 VSYS 高于 VSYS_POR 阈值时，才会识别按钮按下操作，或者在 VSYS 高于 VSYS_POR 阈值后，必须将按钮按下足够长的时间。
  - 以下位表示按下按钮事件：
    - PB_FALLING_EDGE_DETECTED：自从上次将此位清零以来，按下按钮的时间间隔长于 $t_{PB_INT_DEGL}$。设置此位后，将 nINT 引脚置为有效（如果将 MASK_INT_FOR_PB 位配置为“0”）。写入 W1C 以清零。
    - PB_RISING_EDGE_DETECTED：自从上次将此位清零以来，释放按钮的时间间隔长于 $t_{PB_INT_DEGL}$。设置此位后，将 nINT 引脚置为有效（如果将 MASK_INT_FOR_PB 位配置为“0”）。写入 W1C 以清零。
    - PB_REAL_TIME_STATUS：PB 引脚的抗尖峰脉冲 ($t_{PB_INT_DEGL}$) 实时状态。仅当 EN/PB/VSENSE 引脚配置为 PB 时有效。此位不会将 nINT 引脚置为有效。

- 电源故障比较器输入 (VSENSE)：
  - 此引脚从前置稳压器的电源线连接到电阻分压器，可用于检测前置稳压器的电源电压。
  - VSENSE 引脚的抗尖峰脉冲时间可通过 MFP_2_CONFIG 寄存器中的 EN_PB_VSENSE_DEGL 位来配置。
  - 通过使 VSYS 高于 $VSYS_{POR_Rising}$ 阈值，且 VSENSE 输入高于 V_{VSENSE} 阈值（非抗尖峰脉冲）来控制上电。
  - 如果 VSENSE 输入上升至高于 V_{VSENSE}，则上电序列开始。
  - 为了表示 EN/PB/VSENSE 引脚的上电事件，器件会在 POWER_UP_STATUS_REG 寄存器中设置 POWER_UP_FROM_EN_PB_VSENSE 位。此位不会将 nINT 引脚置为有效。写入 W1C 将该位清零。
  - 如果 VSENSE 输入在 $t_{DEGL_VSENSE_FALL}$ 降至低于 V_{VSENSE} 阈值，则断电序列开始，以便避免由于 VSYS 电源电压损耗而导致不按正常顺序断电。
  - 如果出现关断故障，则无需更新 ON 请求。如果 VSENSE 输入仍高于 V_{VSENSE} 阈值，器件会自动执行上电序列。
  - 如果发生冷复位（无论是通过 RESET 引脚还是 I2C 请求），无需更新 ON 请求。如果 VSENSE 输入仍高于 V_{VSENSE} 阈值，器件会自动执行上电序列。
- 通过 I2C 命令发出的 OFF 请求
  - 也可以通过向 MFP_CTRL 寄存器中的 I2C_OFF_REQ 位发送 I2C 命令来触发 OFF 请求。
  - 发出 OFF 请求后，需要发出新的 ON 请求：
    - 对于 EN 配置，EN 输入需要一个上升沿（EN 视为边沿敏感型）
    - 对于 PB 配置，需要按下按钮才能发出有效的 ON 请求

Copyright © 2025 Texas Instruments Incorporated

  - 对于 VSENSE 配置，VSENSE 输入需要一个上升沿（VSENSE 视为边沿敏感型）。可以通过对前置稳压器进行下电上电来触发这个 ON 请求。
  - EN 或 VSENSE 配置的下降沿抗尖峰脉冲时间 $t_{DEGL_EN/VSENSE_I2C}$ 短于由引脚触发的关闭请求的抗尖峰脉冲时间（$t_{DEGL_EN_Fall}$ 和 $t_{DEGL_VSENSE_Fall}$）。PB 配置的抗尖峰脉冲时间保持不变。

- 首次电源检测 (FSD)
  - 即使 EN/PB/VSENSE 引脚处于 OFF_REQ 状态，首次电源检测 (FSD) 也支持在施加电源电压后就上电。
  - FSD 可与任何 ON 请求配置（EN、PB 或 VSENSE）结合使用。
  - 可通过在 MFP_2_CONFIG 寄存器中设置 PU_ON_FSD 位来启用 FSD。
  - 首次上电时，将 EN/PB/VSENSE 引脚视为具有有效的 ON 请求。
  - VSYS 高于 $VSYS_{POR_Rising}$ 阈值之后，PMIC 就会
    - 加载 EEPROM
    - 进入 INITIALIZE 状态
    - 执行放电检查
    - 启动上电序列，而不管 EN/PB/VSENSE 引脚状态如何。
  - 为了表示基于 FSD 的上电，器件会在 POWER_UP_STATUS_REG 寄存器中设置 POWER_UP_FROM_FSD 位。nINT 引脚不会基于此位进行切换。写入 W1C 将该位清零。
  - 此后，EN/PB/VSENSE 引脚视为具有有效的 ON 请求，直至我们进入 ACTIVE 状态（上电序列的最后一个时隙到期）。
  - 此后，器件保持抗尖峰脉冲后的 EN/PB/VSENSE 引脚状态：如果在进入 ACTIVE 状态之前或处于 ACTIVE 状态时引脚状态发生了变化，则器件会保持该引脚状态。例如，如果 EN/PB/VSENSE 引脚配置为 EN，则在器件进入 ACTIVE 状态时，如果 EN 引脚处于低电平（持续时间超过抗尖峰脉冲时间），器件会断电。
  - 因为 PMIC 仅在序列的最后一个时隙到期后才会进入 ACTIVE 状态，所以无论引脚状态如何，ON 请求被视为有效的持续时间都可以通过 nRSTOUT 时隙（以及之后的空时隙）的长度进行控制。

7.3.4 复位到 SoC (nRSTOUT)

复位输出 (nRSTOUT) 是一个开漏输出，用于在上电序列结束时将复位释放到 SoC 或 FPGA。按顺序配置 nRSTOUT 的时序。nRSTOUT 会驱动为低电平，直至器件进入 ACTIVE 状态，或从 ACTIVE 状态或 STBY 状态断电。在 ACTIVE 和 STBY 状态期间，此引脚驱动至高电平。

7.3.5 降压转换器（Buck1、Buck2 和 Buck3）

TPS65219 集成了三个降压转换器。Buck1 能够支持高达 3.5A 的负载电流，Buck2/Buck3 能够支持高达 2A 的负载电流。这些降压转换器的输入电压范围为 2.5V 至 5.5V，可以直接连接到系统电源或另一个降压转换器的输出。输出电压可在 0.6V 至 3.4V 的范围内进行编程：在 1.4V 以下为 25mV 阶跃，1.4V 和 3.4V 之间为 100mV 阶跃。

- 处于 ACTIVE 状态的降压转换器的开/关状态由 ENABLE_CTRL 寄存器中的相应 BUCKx_EN 位控制。
- STBY 状态下的降压转换器的开/关状态由 STBY_1_CONFIG 寄存器中的相应 BUCKx_STBY_EN 位控制。
- 在 INITIALIZE 状态下，无论位如何设置，降压转换器都会关闭。

> **小心**
> 如果根本不使用降压稳压器，则 FB_Bx 引脚必须连接到 GND，并且 Lx_Bx 引脚必须保持悬空。

- 转换器活动可由序列发生器或通过 I2C 通信控制。

降压开关模式：

- **准固定频率模式**
  - 无论负载电流如何，这些转换器都可以在强制 PWM 模式下运行，也可以进入脉冲频率调制 (PFM) 模式以实现低负载电流。该模式由 MODE/STBY 引脚或 MODE/RESET 引脚控制（如果其中任何一个引脚配置为“MODE”），或通过向 MFP_1_CONFIG 寄存器中的 MODE_I2C_CTRL 位发出 I2C 命令来控制（请参阅“PWM/PFM 和低功耗模式 (MODE/STBY)”以及“PWM/PFM 和复位 (MODE/RESET)”部分中的引脚配置和 I2C 命令）。

Copyright © 2025 Texas Instruments Incorporated

- 在转换至 ACTIVE 状态或 INITIALIZE 状态期间，无论引脚状态如何，都会强制降压转换器进入 PWM 模式。仅当器件在完成序列且最后一个上电时隙到期时进入 ACTIVE 状态，才允许进入 PFM。
- 如果是 DVFS 引起的输出电压变化，TPS65219 会暂时强制降压稳压器进入 PWM，直到电压变化完成。如果允许 PFM，则进入和退出 PFM 取决于负载电流。当电感电流达到 0A 时启动 PFM，这时负载电流约计算为：
- $I_{LOAD} = \{[(V_{PVIN_Bx} - V_{BUCKx}) / L] \times (V_{BUCKx} / V_{PVIN_Bx}) \times (1 / f_{SW})\} / 2$

小心
用户不得更改 BUCK_FF_ENABLE！该位由制造商预先配置。

- 这些转换器可以单独进一步配置为高带宽模式，以实现最优瞬态响应或更低的带宽，从而更大限度地减小输出滤波电容。该选择由 GENERAL_CONFIG 寄存器中的 BUCKx_BW_SEL 位完成。仅当禁用此稳压器时，才能更改此位。请注意，高带宽使用案例对输出电容的要求更高！
- 如果 VSEL_SD/VSEL_DRR 通过 MFP_1_CONFIG 寄存器中的 VSEL_DDR_SD 位配置为“VSEL_DDR”，则可通过将 VSEL_SD/VSEL_DDR 引脚拉至高电平、低电平或将引脚保持悬空来控制 Buck3 的输出电压。这些设置支持 DDR3LV、DDR4 和 DDR4LV 电源电压，无需更改 EEPROM。

小心
VSEL_DDR 引脚需要进行硬接线，并且在运行期间不得更改。

- 降压转换器具有有源放电功能。可以在 DISCHARGE_CONFIG 寄存器中为每个电源轨单独禁用放电功能。如果启用了放电，只要禁用电源轨，该器件就会将输出放电至地电位。
- 在（从 INITIALIZE 状态或 STBY 状态）进入 ACTIVE 状态的某个序列之前，无论放电配置如何，该器件都会使禁用的电源轨放电，以避免出现预偏置输出。
- 如果通过 I2C 命令启用了电源轨，则不会强制执行有源放电，但仅当输出电压低于 SCG 阈值时才会启用电源轨。
- 该寄存器不受 EEPROM 支持，并且在器件进入 OFF 状态时复位。
- 处于 INITIALIZE 状态（在复位期间或 I2C-OFF 请求期间）时，不会复位放电配置。注意：如果禁用放电功能，则可能违反断电序列。

所有降压转换器均支持动态电压频率调节 (DVFS)。在运行期间可以更改输出电压，以便在 0.6V 至 1.4V 的较低输出电压范围内优化 SoC 工作点的工作电压。可通过向 BUCK1_VOUT、BUCK2_VOUT 或 BUCK3_VOUT 寄存器分别写入数据的方式控制电压变化。在 DVFS 引起的电压转换期间，无论放电配置如何，有源放电功能都会暂时启用。

输出电容要求

降压转换器需要足够的输出电容来实现稳定性。所需的最小和支持的最大电容取决于配置：

- 对于准固定频率、低带宽配置，需要最小 10µF 的电容、支持的最大总电容为 75µF
- 对于准固定频率、高带宽配置，需要最小 30µF 的电容、支持的最大总电容为 220µF

降压故障处理

- TPS65219 会检测降压转换器输出上的欠压。对欠压检测的反应取决于 INT_MASK_BUCKS 中 BUCKx_UV 位和 MASK_EFFECT 位的配置。如果未屏蔽，器件会设置 INT_SOURCE 寄存器中的 INT_BUCK_1_2_IS_SET 或 INT_BUCK_3_IS_SET 位，以及 INT_BUCK_1_2 或 INT_BUCK_3 寄存器中的 BUCKx_UV 位。

  在电压转换（例如，当由 DVFS 引起的电压变化触发时）期间，该器件默认会将欠压检测消隐，并在电压转换完成时激活欠压检测。

  如果器件在（从 INITIALIZE 或 STBY 状态）进入 ACTIVE 状态的序列期间检测到欠压且 UV 未被屏蔽，则断电序列会在当前时隙结束时开始。

  如果器件在 ACTIVE 状态或 STBY 状态下检测到欠压且 UV 未被屏蔽，则断电序列会立即启动。OC 检测不可屏蔽。

Copyright © 2025 Texas Instruments Incorporated

- TPS65219 针对降压转换器输出提供逐周期电流限制。如果器件检测到过流持续 $t_{DEGLITCH_OC_short}$ 或 $t_{DEGLITCH_OC_long}$（可通过 OC_DEGL_CONFIG 寄存器中的 EN_LONG_DEGL_FOR_OC_BUCKx 对每个电源轨分别配置；仅适用于上升沿），器件会在 INT_SOURCE 寄存器中设置 INT_BUCK_1_2_IS_SET 或 INT_BUCK_3_IS_SET 位，并在 INT_BUCK_1_2 或 INT_BUCK_3 寄存器中设置 BUCKx_OC 位（对于正过流）或 BUCKx_NEG_OC 位（对于负过流）。

  在电压转换（例如，当由 DVFS 引发电压变化触发时）期间，过流检测被消隐，仅在电压转换完成时激活。

  如果在（从 INITIALIZE 状态或 STBY 状态）进入 ACTIVE 状态的序列期间发生过流，器件会立即禁用受影响的电源轨并在当前时隙结束时启动断电序列。

  如果在 ACTIVE 状态或 STBY 状态下发生过流，器件会立即禁用受影响的电源轨并启动断电序列。

  OC 检测不可屏蔽，但抗尖峰脉冲时间是可配置的。强烈建议使用 $t_{DEGLITCH_OC_short}$。长时间过流可能会加剧老化或增大恢复时过冲。
- TPS65219 会检测降压输出上的接地短路 (SCG) 故障。对 SCG 事件检测的反应是在 INT_SOURCE 寄存器中设置 INT_BUCK_1_2_IS_SET 位或 INT_BUCK_3_IS_SET 位，以及在 INT_BUCK_1_2 或 INT_BUCK_3 寄存器中设置 BUCKx_SCG 位。受影响的电源轨立即被禁用。该器件会定序关闭所有输出并转换至 INITIALIZE 状态。

  SCG 检测不可屏蔽。

  如果启用了某个电源轨，器件最初会消隐 SCG 检测，以允许该电源轨斜升到 SCG 阈值以上。
- TPS65219 会检测降压输出上的残余电压 (RV) 故障。对 RV 事件检测的反应是在 INT_SOURCE 寄存器中设置 INT_RV_IS_SET 位以及在 INT_RV 寄存器中设置 BUCKx_RV 位。RV 检测不可屏蔽，但可以通过 INT_MASK_WARM 寄存器中的 MASK_INT_FOR_RV 为所有电源轨全局配置 nINT 反应。不管屏蔽与否，都会设置 BUCKx_RV 标志，仅当 nINT 置为有效时才会设置 INT_RV_IS_SET 位。故障反应时间和潜在的状态转换取决于检测到残余电压时的情况：
  - 如果器件在 INITIALIZE 状态下 ON 请求期间检测到残余电压，则会限制上电并保持在 INITIALIZE 状态。如果 RV 条件存在时间超过 4ms 至 5ms，器件会设置 BUCKx_RV 位。如果 RV 条件不再存在，器件会转换为 ACTIVE 状态。
  - 如果器件在上电、ACTIVE_TO_STANDBY 或 STANDBY_TO_ACTIVE 序列期间检测到残余电压，则序列会中止，器件会断电。
  - 如果在请求退出 STBY 状态期间，器件检测到在 STBY 状态期间被禁用的任何电源轨上的残余电压超过 80ms，器件会转换至 INITIALIZE 状态。如果该情况持续 4ms 至 5ms 但小于 80ms，则器件会设置 BUCKx_RV 位。
  - 如果器件在上电、ACTIVE_TO_STANDBY 或 STANDBY_TO_ACTIVE 序列期间检测到残余电压，则序列会中止，器件会断电。
  - 如果在 I2C 执行电源轨 EN 命令期间检测到残余电压，则会立即设置 BUCKx_RV 标志，但不会发生状态转换。
- 降压转换器有一个本地过热传感器。对温度警告的反应取决于 MASK_CONFIG 寄存器中相应 SENSOR_x_WARM_MASK 位以及 INT_MASK_BUCK 寄存器中 MASK_EFFECT 位的配置。如果传感器上的温度超过 T_{WARM_Rising} 且未被屏蔽，器件会在 INT_SOURCE 寄存器中设置 INT_SYSTEM_IS_SET 位并在 INT_SYSTEM 寄存器中设置 SENSOR_x_WARM 位。如果传感器检测到温度超过 T_{HOT_Rising}，则转换器功率耗散和结温将超出安全工作值。器件会立即将所有有效输出断电，并在 INT_SOURCE 寄存器中设置 INT_SYSTEM_IS_SET 位并在 INT_SYSTEM 寄存器中设置 SENSOR_x_HOT 位。一旦温度降至 $T_{WARM_Falling}$ 阈值以下（或在 T_WARM 被屏蔽的情况下低于 $T_{HOT_Falling}$ 阈值），TPS65219 便会自动恢复。_HOT 位保持设置状态并需要通过写入“1”来清零。HOT 检测不可屏蔽。

Copyright © 2025 Texas Instruments Incorporated

小心

降压转换器只能提供高达相应电流限制的输出电流，包括在启动期间。根据流入滤波器和负载电容的充电电流，器件可能无法在斜坡期间将全部输出电流驱动至负载。根据经验，对于超过 50 µ F 的总负载电容，负载电流不得超过额定输出电流的 25%。该限制同样适用于输出电压的动态变化。

小心

TPS65219 不会提供差分反馈引脚。该器件不支持遥感。由于单端布线易受噪声影响，必须尽可能短，从而直接连接到输出滤波器。

表 7-1. BUCK 输出电压设置

BUCKx_VSET [十进制]	BUCKx_VSET [二进制]	BUCKx_VSET [十六进制]	VOUT (Buck1、Buck2 和 Buck3) [V]
0	000000	00	0.600
1	000001	01	0.625
2	000010	02	0.650
3	000011	03	0.675
4	000100	04	0.700
5	000101	05	0.725
6	000110	06	0.750
7	000111	07	0.775
8	001000	08	0.800
9	001001	09	0.825
10	001010	0A	0.850
11	001011	0B	0.875
12	001100	0C	0.900
13	001101	0D	0.925
14	001110	0E	0.950
15	001111	0F	0.975
16	010000	10	1.000
17	010001	11	1.025
18	010010	12	1.050
19	010011	13	1.075
20	010100	14	1.100
21	010101	15	1.125
22	010110	16	1.150
23	010111	17	1.175
24	011000	18	1.200
25	011001	19	1.225
26	011010	1A	1.250
27	011011	1B	1.275
28	011100	1C	1.300
29	011101	1D	1.325
30	011110	1E	1.350
31	011111	1F	1.375
32	100000	20	1.400
33	100001	21	1.500
34	100010	22	1.600

Copyright © 2025 Texas Instruments Incorporated

表 7-1. BUCK 输出电压设置（续）

BUCKx_VSET [十进制]	BUCKx_VSET [二进制]	BUCKx_VSET [十六进制]	VOUT（Buck1、Buck2 和 Buck3）[V]
35	100011	23	1.700
36	100100	24	1.800
37	100101	25	1.900
38	100110	26	2.000
39	100111	27	2.100
40	101000	28	2.200
41	101001	29	2.300
42	101010	2A	2.400
43	101011	2B	2.500
44	101100	2C	2.600
45	101101	2D	2.700
46	101110	2E	2.800
47	101111	2F	2.900
48	110000	30	3.000
49	110001	31	3.100
50	110010	32	3.200
51	110011	33	3.300
52	110100	34	3.400
53	110101	35	3.400
54	110110	36	3.400
55	110111	37	3.400
56	111000	38	3.400
57	111001	39	3.400
58	111010	3A	3.400
59	111011	3B	3.400
60	111100	3C	3.400
61	111101	3D	3.400
62	111110	3E	3.400
63	111111	3F	3.400

7.3.6 线性稳压器（LDO1 至 LDO4）

TPS65219 总共提供了四个线性稳压器，其中 LDO1 和 LDO2 具有相同特性，LDO3 和 LDO4 具有相同特性。

LDO1 和 LDO2：400mA，0.6V - 3.4V

LDO1 和 LDO2 都是通用 LDO，旨在为 SOC 或外设上的模拟电路提供电源。LDO 的输入电压范围为 1.5V 至 5.5V，可直接连接到系统电源或降压转换器的输出。输出电压可在 0.6V 至 3.4V 范围内以 50mV 阶跃进行编程。两个 LDO 均支持高达 400mA 的电流。这些 LDO 可配置为旁路模式，充当负载开关。如果配置为旁路模式，仍需要在 LDOx_VOUT 寄存器中指定所需的输出电压。这些 LDO 还支持在使能时改变输出电压，从而支持 SD 卡 IO 电源等功能，在初始化后从 3.3V 变为 1.8V，无论是在电源电压高于 3.3V 的 LDO 模式下，还是在 3.3V 电源下在旁路模式和 LDO 模式之间切换均是如此。这些 LDO 还支持负载开关模式 (LSW_mode)：在这种情况下，支持 1.5V 至 5.5V 的输出电压。不需要在 LDOx_VOUT 寄存器中配置所需的电压。

- 在 SD 卡供电的情况下，其中一个 LDO 可由配置为 VSEL_SD 的 VSEL_SD/VSEL_DDR 控制。由 MFP_1_CONFIG 寄存器中的 VSEL_RAIL 位选择控制哪个 LDO。引脚的极性可以通过 MFP_1_CONFIG 寄存器中的 VSEL_SD_POLARITY 位进行配置。

Copyright © 2025 Texas Instruments Incorporated

或者，与 MFP_1_CONFIG 寄存器中的 VSEL_SD_I2C_CTRL 的 I2C 通信控制输出电压变化。因此，即使 VSEL_SD/VSEL_DDR 引脚配置为 VSEL_DDR，仍需要配置 VSEL_RAIL 位来定义哪个 LDO 受 I2C 命令影响。

- 这些 LDO 可配置为线性稳压器，或者在旁路模式下运行，或者配置为负载开关（LSW 模式）。此模式通过 LDOx_VOUT 寄存器中的 LDOx_LSW_CONFIG 和 LSW_BYP_CONFIG 位配置。

小心

如果 LDO 配置为旁路模式，则必须配置输出电压，并且 PVIN_LDOx 电源电压必须与所配置的输出电压匹配。PVIN_LDOx 电压必须在（配置的 VOUT）和（配置的 VOUT + 200mV）范围内。违反此规定可能会导致不稳定。

在旁路或 LSW 模式下，LDO 充当开关，其中 VOUT 是 VIN 减去 FET 电阻上的压降（R_{BYPASS}，R_{LSW}）。

输出电容要求

LDO 稳压器需要足够的输出电容才能保持稳定性。所需的最小和支持的最大电容取决于配置：

- 在 LDO 模式下，需要 1.6µF 的最小电容，并且支持 20µF 的最大总负载电容（输出滤波器和负载点组合）
- 在 LSW 或旁路模式下，需要 1.6µF 的最小电容，并且支持 50µF 的最大总电容（输出滤波器和负载点组合）

LDO3 和 LDO4：300mA，1.2V - 3.3V

LDO3 和 LDO4 都是通用 LDO，旨在为 SOC 或外设上的模拟电路提供电源。LDO 的输入电压范围为 2.2V 至 5.5V，可直接连接到系统电源或降压转换器的输出。请注意，这些 LDO 需要在 VSYS 和 LDO 输出电压之间留出最小 150mV 的余量。输出电压可在 1.2V 至 3.3V 范围内以 50mV 阶跃进行编程。两个 LDO 均支持高达 300mA 的电流。LDO 可配置为充当负载开关。在这种情况下，支持 2.2V 至 5.5V 的输出电压。不需要在 LDOx_VOUT 寄存器中配置所需的电压。

这些 LDO 支持具有有限输出电容的快速斜坡模式和慢速斜坡模式，从而允许更大的总负载电容。

输出电容要求

LDO 稳压器需要足够的输出电容才能保持稳定性。所需的最小和支持的最大电容取决于配置：

- 对于慢速斜坡 LDO 模式或 LSW 模式，需要 1.6µF 的最小电容，并且支持 30µF 的最大总电容（输出滤波器和负载点组合）
- 对于快速斜坡 LDO 模式或 LSW 模式，需要 1.6µF 的最小电容，并且支持 15µF 的最大总电容（输出滤波器和负载点组合）

LDO1、LDO2、LDO3 和 LDO4

- 处于 ACTIVE 状态的 LDO 的开/关状态由 ENABLE_CTRL 寄存器中相应的 LDOx_EN 位控制。
- 处于 STBY 状态的 LDO 的开/关状态由 STBY_1_CONFIG 寄存器中相应的 LDOx_STBY_EN 位控制。
- 在 INITIALIZE 状态下，无论位设置如何，LDO 都会关闭。

小心

如果根本不使用线性稳压器，VLDOx 引脚必须悬空。

- 每个 LDO 都可以配置为线性稳压器或负载开关（LSW 模式）。LDO1 和 LDO2 也可以在旁路模式下工作。该模式由每个稳压器的 LDOx_VOUT 寄存器中的 LDOx_LSW_CONFIG 和 LSW_BYP_CONFIG 位单独配置。

小心

只有在禁用稳压器后，才能在 LDO（/旁路）和 LSW 模式之间进行模式切换！

（稳压器运行期间支持在 LDO 和旁路模式之间进行模式切换（仅 LDO1 和 LDO2 支持）。）

Copyright © 2025 Texas Instruments Incorporated

- LDO 具有有源放电功能。每当 LDOx 被禁用时，输出就会放电到地。可以在 DISCHARGE_CONFIG 寄存器中为每个电源轨单独禁用放电功能。
- 在（从 INITIALIZE 状态或 STBY 状态）进入 ACTIVE 状态的某个序列之前，无论放电配置如何，该器件都会使禁用的电源轨放电，以避免出现预偏置输出。
- 如果通过 I2C 命令启用了电源轨，则不会强制执行有源放电，但仅当输出电压低于 SCG 阈值时才会启用电源轨。
- 该寄存器不受 EEPROM 支持，并且会在器件进入 OFF 状态时复位。
- 处于 INITIALIZE 状态（在复位期间或 I2C-OFF 请求期间）时，不会复位放电配置。注意：如果禁用放电功能，则可能违反断电序列

LDO 故障处理

- TPS65219 会检测 LDO 输出上的欠压。对欠压检测的反应取决于 INT_MASK_LDOS 寄存器中 LDOx_UV_MASK 位的配置和 INT_MASK_BUCKS 寄存器中 MASK_EFFECT 位的配置。如果未屏蔽，器件将在 INT_SOURCE 寄存器中设置 INT_LDO_1_2_IS_SET 或 INT_LDO_3_4_IS_SET 位，并在 INT_LDO_1_2 或 INT_LDO_3_4 寄存器中设置 LDOx_UV 位。

  在电压转换期间（上电时或通过切换 VSEL_SD 引脚或 I2C 命令触发），器件默认会消隐欠压检测，并在电压转换完成时激活欠压检测。

  如果器件在（从 INITIALIZE 或 STBY 状态）进入 ACTIVE 状态的序列期间检测到欠压且 UV 未被屏蔽，则断电序列会在当前时隙结束时开始。

  如果器件在 ACTIVE 状态或 STBY 状态下检测到欠压且 UV 未被屏蔽，则断电序列会立即启动。OC 检测不可屏蔽。

  小心
  如果 LDO 配置为旁路模式或 LSW 模式，则不支持 UV 检测。
- TPS65219 在 LDO 输出上提供电流限制。如果 PMIC 检测到过流的时间为 $t_{DEGLITCH_OC_short}$ 或 $t_{DEGLITCH_OC_long}$（可通过 OC_DEGL_CONFIG 寄存器中的 EN_LONG_DEGL_FOR_OC_LDOx 对每个电源轨单独配置；仅适用于上升沿），该器件会在 INT_SOURCE 寄存器中设置 INT_LDO_1_2_IS_SET 或 INT_LDO_3_4_IS_SET 位，并在 INT_LDO_1_2 或 INT_LDO_3_4 寄存器中设置 LDOx_OC 位。受影响的电源轨将立即被禁用。

  在电压转换期间（上电时或通过切换 VSEL_SD 引脚或由 I2C 命令触发），过流检测将被消隐，并在电压转换完成时激活。

  如果在（从 INITIALIZE 状态或 STBY 状态）进入 ACTIVE 状态的序列期间发生过流，器件会立即禁用受影响的电源轨并在当前时隙结束时启动断电序列。

  如果在 ACTIVE 状态或 STBY 状态下发生过流，器件会立即禁用受影响的电源轨并启动断电序列。

  OC 检测不可屏蔽，但抗尖峰脉冲时间是可配置的。强烈建议使用 $t_{DEGLITCH_OC_short}$。长时间过流可能会加剧老化或增大恢复时过冲。
- TPS65219 会检测 LDO 输出上的接地短路 (SCG) 故障。对检测到 SCG 事件的反应是在 INT_SOURCE 寄存器中设置 INT_LDO_1_2_IS_SET 或 INT_LDO_3_4_IS_SET 位，以及在 INT_LDO_1_2 寄存器或 INT_LDO_3_4 寄存器中设置 LDOx_SCG 位。受影响的电源轨立即被禁用。该器件会定序关闭所有输出并转换至 INITIALIZE 状态。

  SCG 检测不可屏蔽。

  如果启用了某个电源轨，器件最初会消隐 SCG 检测，以允许该电源轨斜升到 SCG 阈值以上。
- TPS65219 会检测 LDO 输出上的残余电压 (RV) 故障。对 RV 事件检测的反应是在 INT_SOURCE 寄存器中设置 INT_RV_IS_SET 位以及在 INT_RV 寄存器中设置 LDOx_RV 位。RV 检测不可屏蔽，但可以通过 INT_MASK_WARM 寄存器中的 MASK_INT_FOR_RV 为所有电源轨全局配置 nINT 反应。无论是否屏蔽，器

Copyright © 2025 Texas Instruments Incorporated

件都会设置 LDOx_RV 标志，只有在断言 nINT 时才设置 INT_RV_IS_SET 位。故障反应时间和潜在的状态转换取决于检测到故障时的情况：

- 如果器件在 INITIALIZE 状态下 ON 请求期间检测到残余电压，PMIC 栅极会上电并且器件保持在 INITIALIZE 状态。如果检测到 RV 条件的时间超过 4ms 至 5ms，器件会设置 LDOx_RV 位，但只要 RV 条件存在，就会保持在 INITIALIZE 状态。如果 RV 条件不再存在，并且 ON 请求仍然有效，器件将转换为 ACTIVE 状态。
- 如果器件在上电、ACTIVE_TO_STANDBY 或 STANDBY_TO_ACTIVE 序列期间检测到残余电压，则序列会中止，器件会断电。
- 如果在请求退出 STBY 状态期间，器件检测到在 STBY 状态期间被禁用的任何电源轨上的残余电压超过 80ms，器件会转换至 INITIALIZE 状态。如果该情况持续 4ms 至 5ms 但少于 80ms，器件会设置 LDOx_RV 位。
- 如果器件在上电、ACTIVE_TO_STANDBY 或 STANDBY_TO_ACTIVE 序列期间检测到残余电压，则序列会中止，器件会断电。
- 如果器件在 I2C 对电源轨执行 EN 命令期间检测到残余电压，则会立即设置 LDOx_RV 位，但不会发生状态转换。

- LDO 有一个局部过热传感器。对温度警告的反应取决于 INT_MASK_BUCKS 寄存器中相应 SENSOR_x_WARM_MASK 位和 MASK_EFFECT 位的配置。如果传感器上的温度超过 T_{WARM_Rising} 且未被屏蔽，器件会在 INT_SOURCE 寄存器中设置 INT_SYSTEM_IS_SET 位并在 INT_SYSTEM 寄存器中设置 SENSOR_x_WARM 位。如果传感器检测到温度超过 T_{HOT_Rising}，则转换器功率耗散和结温将超出安全工作值。器件会立即将所有有效输出断电，并在 INT_SOURCE 寄存器中设置 INT_SYSTEM_IS_SET 位并在 INT_SYSTEM 寄存器中设置 SENSOR_x_HOT 位。一旦温度降至 $T_{WARM_FAlling}$ 阈值以下（或在 T_WARM 被屏蔽的情况下低于 $T_{HOT_FAlling}$ 阈值），TPS65219 便会自动恢复。_HOT 位保持设置状态并需要通过写入“1”来清零。HOT 检测不可屏蔽。

表 7-2. LDO 输出电压设置

LDOx_ VSET [十进制]	LDOx_VSET [二进制]	LDOx_ VSET [十六进制]	VOUT（LDO1 和 LDO2、LDO 模式）[V]	VOUT（LDO1 和 LDO2，旁路模式）[V]	VOUT（LDO3 和 LDO4、LDO 模式）[V]
0	000000	00	0.60	保留	1.20
1	000001	01	0.65	保留	1.20
2	000010	02	0.70	保留	1.20
3	000011	03	0.75	保留	1.20
4	000100	04	0.80	保留	1.20
5	000101	05	0.85	保留	1.20
6	000110	06	0.90	保留	1.20
7	000111	07	0.95	保留	1.20
8	001000	08	1.00	保留	1.20
9	001001	09	1.05	保留	1.20
10	001010	0A	1.10	保留	1.20
11	001011	0B	1.15	保留	1.20
12	001100	0C	1.20	保留	1.20
13	001101	0D	1.25	保留	1.25
14	001110	0E	1.30	保留	1.30
15	001111	0F	1.35	保留	1.35
16	010000	10	1.40	保留	1.40
17	010001	11	1.45	保留	1.45

Copyright © 2025 Texas Instruments Incorporated

表 7-2. LDO 输出电压设置（续）

LDOx_ VSET [十进制]	LDOx_VSET [二进制]	LDOx_ VSET [十六进制]	VOUT（LDO1 和 LDO2、LDO 模式）[V]	VOUT（LDO1 和 LDO2，旁路模式）[V]	VOUT（LDO3 和 LDO4、LDO 模式）[V]
18	010010	12	1.50	1.50	1.50
19	010011	13	1.55	1.55	1.55
20	010100	14	1.60	1.60	1.60
21	010101	15	1.65	1.65	1.65
22	010110	16	1.70	1.70	1.70
23	010111	17	1.75	1.75	1.75
24	011000	18	1.80	1.80	1.80
25	011001	19	1.85	1.85	1.85
26	011010	1A	1.90	1.90	1.90
27	011011	1B	1.95	1.95	1.95
28	011100	1C	2.00	2.00	2.00
29	011101	1D	2.05	2.05	2.05
30	011110	1E	2.10	2.10	2.10
31	011111	1F	2.15	2.15	2.15
32	100000	20	2.20	2.20	2.20
33	100001	21	2.25	2.25	2.25
34	100010	22	2.30	2.30	2.30
35	100011	23	2.35	2.35	2.35
36	100100	24	2.40	2.40	2.40
37	100101	25	2.45	2.45	2.45
38	100110	26	2.50	2.50	2.50
39	100111	27	2.55	2.55	2.55
40	101000	28	2.60	2.60	2.60
41	101001	29	2.65	2.65	2.65
42	101010	2A	2.70	2.70	2.70
43	101011	2B	2.75	2.75	2.75
44	101100	2C	2.80	2.80	2.80
45	101101	2D	2.85	2.85	2.85
46	101110	2E	2.90	2.90	2.90
47	101111	2F	2.95	2.95	2.95
48	110000	30	3.00	3.00	3.00
49	110001	31	3.05	3.05	3.05
50	110010	32	3.10	3.10	3.10
51	110011	33	3.15	3.15	3.15
52	110100	34	3.20	3.20	3.20
53	110101	35	3.25	3.25	3.25
54	110110	36	3.30	3.30	3.30

Copyright © 2025 Texas Instruments Incorporated

表 7-2. LDO 输出电压设置（续）

LDOx_ VSET [十进制]	LDOx_VSET [二进制]	LDOx_ VSET [十六进制]	VOUT（LDO1 和 LDO2、LDO 模式）[V]	VOUT（LDO1 和 LDO2，旁路模式）[V]	VOUT（LDO3 和 LDO4、LDO 模式）[V]
55	110111	37	3.35	3.35	3.30
56	111000	38	3.40	3.40	3.30
57	111001	39	3.40	3.40	3.30
58	111010	3A	3.40	3.40	3.30
59	111011	3B	3.40	3.40	3.30
60	111100	3C	3.40	3.40	3.30
61	111101	3D	3.40	3.40	3.30
62	111110	3E	3.40	3.40	3.30
63	111111	3F	3.40	3.40	3.30

7.3.7 中断引脚 (nINT)

上电期间，nINT 引脚的输出取决于是否设置了任何 INT_SOURCE 标志，以及 INT_MASK_BUCKS 寄存器中 MASK_EFFECT 位的配置。如果设置了一个或多个标志，nINT 引脚会被拉低，并且仅在通过向这些标志写入“1”来清除这些标志后才被释放为高电平。请注意，仅当用于上拉的 VIO 电压可用时，nINT 引脚才能转换为“高”电平。

在 ACTIVE 或 STBY 状态下，nINT 引脚会将任何事件或故障情况发信号通知主机处理器。每当 IC 中发生故障或事件时，就会在 INT 寄存器中设置相应的中断位，并且开漏输出被驱动为低电平。如果器件转换到 INITIALIZE 状态，nINT 引脚也会被拉低，无论转换是由 OFF 请求触发的，还是由故障触发的都是如此。

如果故障不再存在，需要对故障位执行 W1C（写入“1”以清除）。此命令还允许 nINT 引脚释放（返回到高阻态状态）。

如果故障仍然存在，相应的位将保持设置状态，并且 INT 引脚将保持低电平。

可以在 INT_MASK_UV 寄存器中单独屏蔽每个电源轨的 UV 故障。热传感器可以通过 MASK_CONFIG 寄存器中的 SENSOR_x_WARM_MASK 单独屏蔽。UV 和 WARM 的屏蔽效果由 MASK_CONFIG 寄存器中的 MASK_EFFECT 位全局定义。

RV 故障的 nINT 反应由 MASK_CONFIG 寄存器中的 MASK_INT_FOR_RV 位全局定义。

- 00b = 无状态变化，无 nINT 反应，未设置位
- 01b = 无状态变化，无 nINT 反应，设置了位
- 10b = 无状态变化，nINT 反应，设置了位（与 11b 相同）
- 11b = 无状态变化，nINT 反应，设置了位（与 10b 相同）

小心

屏蔽会给器件或系统带来风险。如果通过 I2C 命令执行屏蔽，在转换到 INITIALIZE 状态后，屏蔽位会重置为基于 EEPROM 的默认值。不会清除与通过 I2C 新配置为 SD 故障的故障相对应的位。

强烈建议不要在同一电源轨上屏蔽 OC 和 UV 检测。

7.3.8 PWM/PFM 和低功耗模式 (MODE/STBY)

TPS65219 通过 I2C 控制或通过 MODE/STBY 引脚支持低功耗模式。通过 MFP_2_CONFIG 寄存器中的 MODE_STBY_CONFIG 位选择引脚的配置。可以通过写入 MFP_1_CONFIG 寄存器中的

Copyright © 2025 Texas Instruments Incorporated

MODE_STBY_POLARITY 位来配置此引脚的极性。上电后，不得更改极性配置。只能将 MODE/RESET 或 MODE/STBY 配置为 MODE。如果两者都配置为 MODE，则优先采用 MODE/RESET，而忽略 MODE/STBY。

MODE/STBY 配置为“MODE”：

- 如果配置为“MODE”，则引脚状态决定降压转换器的开关模式。
- 强制此引脚的持续时间超过 $t_{DEGLITCH_MFP}$ 会强制降压稳压器进入 PWM 模式（与负载电流无关）。将此引脚置为低电平无效可让降压稳压器进入 PFM 模式。进入 PFM 和从 PFM 退出由负载电流控制。只能将一个引脚（MODE/STBY 或 MODE/RESET）配置为“MODE”。
- 也可以通过写入 MFP_1_CONFIG 寄存器中的 MODE_I2C_CTRL 位来控制自动 PFM/强制 PWM 的选择。
- MODE 的改变不会导致状态转换。
- 在三个降压转换器之一上电期间，屏蔽此电源轨上的 MODE 更改，仅在斜坡完成后更改才会生效。

MODE/STBY 配置为“STBY”：

- 强制此引脚持续时间超过 $t_{DEGLITCH_MFP}$ 会定序关断在 STBY_1_CONFIG 或 STBY_2_CONFIG 寄存器中选择关闭的电源轨。将此引脚置为无效会再次对所选的电源轨进行定序开启。
- 如果在 STBY 状态期间支持 I2C 通信，则还可以通过写入 MFP_CTRL 寄存器中的 STBY_I2C_CTRL 位来控制进入和退出 STBY 状态的转换。
- 根据定义，配置为“STBY”的 MODE/STBY 引脚的变化确实会导致状态转换。
- 无论引脚设置如何，器件始终会上电以进入 ACTIVE 状态。器件仅在进入 ACTIVE 状态后才会对 STBY 引脚状态或 I2C 命令作出反应。

MODE/STBY 配置为“MODE 和 STBY”：

- 该引脚可配置为同时执行 MODE 和 STBY 功能
- 强制此引脚持续时间超过 $t_{DEGLITCH_MFP}$ 会定序关断在 STBY_1_CONFIG 或 STBY_2_CONFIG 寄存器中选择关闭的电源轨，并允许进入自动 PFM 模式（仅适用于准固定频率模式）。将此引脚置为无效会再次对所选的电源轨进行定序开启，并强制降压稳压器进入强制 PWM 模式。此配置需要协调极性设置。
- 如果通过写入 MFP_CTRL 寄存器中的 STBY_I2C_CTRL 位来命令进入和退出 STBY 状态的转换（前提是在 STBY 状态期间支持 I2C 通信），则需要通过写入 MFP_1_CONFIG 寄存器中的 MODE_I2C_CTRL 位来单独执行 MODE 更改命令。
- 根据定义，配置为“MODE 和 STBY”的 MODE/MODE 引脚的变化确实会导致状态转换。
- 默认情况下，STBY 会置为无效且忽略该引脚，直至器件完成上电序列。在三个降压转换器之一上电期间，屏蔽此电源轨上的 MODE 更改，仅在斜坡完成后更改才会生效。即使在电源轨斜坡期间（INITIALIZE 转换到 ACTIVE 期间除外），系统也会对 STBY 引脚发出的状态更改命令作出反应。

请查看下面的引脚和 I2C 命令真值表。

表 7-3. MODE/STBY 配置

引脚名称	引脚配置 (MODE_STBY_CONFIG)	引脚极性 (MODE_STBY_POLARITY)	引脚状态（原理图）	I2C 控制 (MODE_I2C_CTRL)	结果函数
MODE/STBY	模式	x	x	1h	强制 PWM
MODE/STBY	模式	0h	L	0h	自动 PFM
MODE/STBY	模式	0h	H	0h	强制 PWM
MODE/STBY	模式	1h	L	0h	强制 PWM
MODE/STBY	模式	1h	H	0h	自动 PFM
MODE/STBY	STBY	0	L	x	STBY
MODE/STBY	STBY	0	H	x	运行
MODE/STBY	STBY	1	L	x	运行

Copyright © 2025 Texas Instruments Incorporated

表 7-3. MODE/STBY 配置（续）

引脚名称	引脚配置 (MODE_STBY_CONFIG)	引脚极性 (MODE_STBY_POLARITY)	引脚状态（原理图）	I2C 控制 (MODE_I2C_CTRL)	结果函数
MODE/STBY	STBY	1	H	x	STBY

7.3.9 PWM/PFM 和复位 (MODE/RESET)

此引脚可以配置为替代 MODE 引脚（如果 MODE/STBY 配置为 STBY 功能）或 RESET 引脚。通过 MFP_2_CONFIG 寄存器中的 MODE_RESET_CONFIG 位来选择引脚的配置。可以通过写入 MFP_1_CONFIG 寄存器中的 MODE_RESET_POLARITY 位来配置此引脚的极性。上电后，不得更改极性配置。只能将 MODE/RESET 或 MODE/STBY 配置为 MODE。如果两者都配置为 MODE，则优先采用 MODE/RESET，而忽略 MODE/STBY。

MODE/RESET 配置为“MODE”：

- 如果配置为“MODE”，则引脚状态决定降压转换器的开关模式。
- 强制此引脚的持续时间超过 $t_{DEGLITCH_MFP}$ 会强制降压稳压器进入 PWM 模式（与负载电流无关）。将此引脚置为低电平无效可让降压稳压器进入 PFM 模式。进入 PFM 和从 PFM 退出由负载电流控制。只能将一个引脚（MODE/STBY 或 MODE/RESET）配置为“MODE”。
- 也可以通过写入 MFP_1_CONFIG 寄存器中的 MODE_I2C_CTRL 位来控制自动 PFM/强制 PWM 的选择。
- MODE 的改变不会导致状态转换。
- 在三个降压转换器之一上电期间，屏蔽此电源轨上的 MODE 更改，仅在斜坡完成后更改才会生效。

MODE/RESET 配置为“RESET”：

- 在 RESET 配置中，此引脚对边沿敏感，但仍会应用抗尖峰脉冲时间。因此，切换此引脚并使引脚保持超过 $t_{DEGLITCH_RESET}$ 会导致发生复位。
- 默认情况下，将 RESET 置为无效，而且仅当器件处于 ACTIVE 状态、STBY 状态或在这两种状态之间转换时，才会通过引脚或 I2C 发送 RESET 请求。
- TPS65219 支持热复位或冷复位。通过 MFP_2_CONFIG 寄存器中的 WARM_COLD_RESET_CONFIG 位进行配置。
  - 如果配置为冷复位，则器件执行断电序列并转换到 INITIALIZE 状态。然后，重新加载 EEPROM，电源轨在正常上电序列中再次上电，前提是没有故障且没有 OFF 请求。执行冷复位会在 POWER_UP_STATUS_REG 寄存器中设置 COLD_RESET_ISSUED 位。读出此位的值可以用来追踪是否执行了冷复位。无论是通过 I2C 还是通过引脚发出复位命令，都会设置该位。nINT 引脚不会基于此位进行切换。写入 W1C 将该位清零。
  - 如果配置为热复位，则所有启用的电源轨都保持开启状态，但支持动态电压变化的电源轨的输出电压会复位为启动电压。具体而言，以下配置会复位为其启动值：BUCK1_VSET、BUCK2_VSET、BUCK3_VSET、LDO1_VSET、LDO2_VSET、LDO1_BYP_CONFIG、LDO2_BYP_CONFIG 和 VSEL_SD_I2C_CTRL。

    甚至是同一寄存器中的所有其他位，也会保持其当前状态。例如，LDOx_LSW_CONFIG、BUCKx_BW_SEL、BUCKx_UV_THR_SEL 和 MFP_1_CONFIG 寄存器位在热复位期间不会复位。

    热复位无法覆盖 VSEL_SD 引脚命令。换句话说：即使发生热复位，如果 VSEL_SD 引脚设置为 1.8V LDO 模式，这个模式将一直保持有效。
- 也可以通过在 MFP_CTRL 寄存器中写入 WARM_RESET_I2C_CTRL 或 COLD_RESET_I2C_CTRL 位来触发复位。

Copyright © 2025 Texas Instruments Incorporated

备注

关断故障和 OFF 请求优先于 RESET 请求。如果一个 RESET 请求与其中一个关断故障或 OFF 请求同时发生，器件会进入 INITIALIZE 状态，且需要一个新的 ON 请求来启动。

仅在 ACTIVE 状态、STBY 状态或者这两个状态间的转换时通过引脚或 I2C 发出复位请求。

请查看下面的引脚和 I2C 命令真值表。

表 7-4. MODE/RESET 配置

引脚名称	引脚配置 (MODE_RESET_CONFIG)	引脚极性 (MODE_RESET_POLARIT Y)	引脚状态（原理图）	I2C 控制 (MODE_I2C_CTRL)	结果函数
MODE/RESET	MODE*	x	x	1h	强制 PWM
MODE/RESET	MODE*	0h	L	0h	自动 PFM
MODE/RESET	MODE*	0h	H	0h	强制 PWM
MODE/RESET	MODE*	1h	L	0h	强制 PWM
MODE/RESET	MODE*	1h	H	0h	自动 PFM
MODE/RESET	复位	0	L	x	复位
MODE/RESET	复位	0	H	x	正常运行
MODE/RESET	复位	1	L	x	正常运行
MODE/RESET	复位	1	H	x	复位

如果 MODE/RESET 和 MODE/STBY 均配置为“MODE”，则 MODE 旁边的 * 表示 MODE/RESET 引脚优先，因此要保持的相应引脚为 MODE/RESET。

7.3.10 电压选择引脚 (VSEL_SD/VSEL_DDR)

此引脚的功能由 MFP_1_CONFIG 中的 VSEL_DDR_SD 来配置。

当配置为 VSEL_SD 时，MFP_1_CONFIG 寄存器中的 VSEL_RAIL 位选择 LDO1 或 LDO2 由引脚控制。上电后不得更改配置。

VSEL_SD/VSEL_DDR 配置为“VSEL_SD”：SD 卡 IO 选择：

可以通过写入 MFP_1_CONFIG 寄存器中的 VSEL_SD_POLARITY 位来配置此引脚的极性。切换引脚会改变所选 LDO 的输出电压，使其在硬编码的 1.8V 和 LDOx_VOUT 中配置的电压之间改变。对于 SD 卡 IO 电源，LDOx_VOUT 必须配置为 3.3V。VSEL_SD 状态的改变不会导致状态转换。

小心

在 SD 卡配置中，客户必须配置引脚极性并驱动引脚，以便 LDO 在启动时提供 3.3V 电压。

将 VSEL_SD/VSEL_DDR 配置为“VSEL_DDR”：

将此引脚拉为高电平会将 BUCK3 的输出电压设置为 1.35V (DDR3LV)，使该引脚悬空会将 BUCK3 的输出电压设置为 1.2V（DDR4，LP-DDR3，部分 LP-DDR2），将该引脚拉为低电平会将 Buck3 的输出电压设置为 BUCK3_VOUT 中配置的电压。对于 LP-DDR4，BUCK3_VOUT 必须配置为 1.1V。

小心

此功能需要进行硬接线，并且在运行期间不得更改。

Copyright © 2025 Texas Instruments Incorporated

小心

由于 I2C 命令会切换 SD 卡的选定 LDO 电源轨，因此仍需要为提供 SD 卡 IO 电压的 LDO 配置 VSEL_RAIL。如果该引脚配置为 VSEL_DDR，则 VSEL_SD_POLARITY 位无效。

下表显示了各种组合。

表 7-5. VSEL_SD/VSEL_DDR 配置选项

引脚配置 (VSEL_DDR_SD)	引脚极性 (VSEL_SD_POLARITY)	电源轨选择 (VSEL_RAIL)	引脚状态（原理图）	I2C 控制 (VSEL_SD_I2C_CTRL)	结果函数
DDR	不适用	0 = LDO1 1 = LDO2 （I2C 控制所需）	L	0h：LDOx = 1.8V 1h：LDOx = LDOx_VSET	BUCK3 = Buck3_VSET
DDR	不适用	0 = LDO1 1= LDO2 （I2C 控制所需）	开路	0h：LDOx = 1.8V 1h：LDOx = LDOx_VSET	BUCK3 = 1.2V
DDR	不适用	0 = LDO1 1 = LDO2 （I2C 控制所需）	H	0h：LDOx = 1.8V 1h：LDOx = LDOx_VSET	BUCK3 = 1.35
SD	0	0 = LDO1	L	x	LDO1 = 1.8V
SD	0	0 = LDO1	H	x	LDO1 = LDO1_VSET
SD	1	0 = LDO1	L	x	LDO1 = LDO1_VSET
SD	1	0 = LDO1	H	x	LDO1 = 1.8V
SD	0	1 = LDO2	L	x	LDO2 = 1.8V
SD	0	1 = LDO2	H	x	LDO2 = LDO2_VSET
SD	1	1 = LDO2	L	x	LDO2 = LDO2_VSET
SD	1	1 = LDO2	H	x	LDO2 = 1.8V

7.3.11 通用输入或输出（GPO1、GPO2 和 GPIO）

GPO1 和 GPO2 引脚始终配置为输出。

GPIO 引脚是输入/输出，但仅在多 PMIC 配置中使用输入功能。在单 PMIC 配置中，该引脚可用作输出。可以通过轮询 MFP_CTRL 寄存器中的 GPIO_STATUS 位来读取状态。

GPIO 引脚的 I/O 配置由 MFP_1_CONFIG 寄存器中的 MULTI_DEVICE_ENABLE 位完成。

如果配置为输出，则这些引脚可用于对外部电源轨排序。GP(I)O 可以包含在序列中或通过 I2C 接口进行控制，方法是在 GENERAL_CONFIG 寄存器中写入 GPOx_EN 或 GPIO_EN 位。如果激活，GPO 将释放为高电平。

需要为更多电源轨供电时，如果需要同步多个 TPS65219，则使用 GPIO 功能。有关具体用法，请参阅应用部分。有关详细信息，请参阅“多 PMIC 运行”部分。

这些引脚的极性是不可更改的。

Copyright © 2025 Texas Instruments Incorporated

7.3.12 与 I²C 兼容的接口

TPS65219 的默认 I²C1 7 位器件地址设置为 0x30（二进制 0b0110000），但可以根据需要进行更改，例如实现多 PMIC 运行。

可通过与 I²C 兼容的同步串行接口来访问器件上的可配置功能和寄存器。该协议使用两线制接口在连接到总线的器件之间进行双向通信。两条接口线是串行数据线 (SDA) 和串行时钟线 (SCL)。总线上的每个器件都分配有一个唯一的地址，并根据它是产生还是接收串行时钟 SCL 来充当控制器或目标。SCL 和 SDA 线必须各自在线路上的某处放置一个上拉电阻器，即使在总线空闲时也保持高电平。当 VIO 为 3.3V 或 1.8V 时，TPS65219 支持标准模式 (100kHz)、快速模式 (400kHz) 和超快速模式 (1MHz)。

7.3.12.1 数据有效性

在时钟信号 (SCL) 的高电平期间，SDA 线上的数据必须保持稳定。换句话说，只有在时钟信号为低电平时才能改变数据线的状态。



图 7-4. 数据有效性图

7.3.12.2 启动和停止条件

通过兼容 I²C 的接口控制该器件。启动和停止条件对 I²C 会话的开始和结束进行分类。启动条件定义为当 SCL 信号为高电平时 SDA 信号从高电平转换到低电平。停止条件定义为当 SCL 信号为高电平时 SDA 信号从低电平转换到高电平。I²C 控制器器件始终生成启动和停止条件。



图 7-5. 启动和停止序列

I²C 总线在启动条件之后被视为处于忙状态，在停止条件之后别视为处于空闲状态。I²C 控制器器件可以在数据传输期间生成重复的启动条件。启动和重复启动条件在功能方面是等效的。图 7-6 显示了 I²C 兼容总线的 SDA 和 SCL 信号时序。有关时序值，请参阅*规格*部分。

Copyright © 2025 Texas Instruments Incorporated



图 7-6. 与 I²C 兼容的时序

7.3.12.3 传送数据

放置在 SDA 线上的每个字节必须具有 8 位的长度，首先传输最高有效位 (MSB)。每个数据字节必须后跟一个确认位。控制器器件生成与确认相关的时钟脉冲。控制器器件会在确认时钟脉冲期间释放 SDA 线（高电平）。该器件在第 9 个时钟脉冲期间将 SDA 线拉低，表示确认。该器件在收到每个字节后生成确认。

在*每个字节后确认*的规则有一个例外。当控制器器件是接收器时，它必须通过不确认（*否定确认*）从目标器件输出的最后一个字节来向发送器指示数据结束。此*否定确认*仍包含确认时钟脉冲（由控制器器件产生），但未下拉 SDA 线。

在启动条件之后，总线控制器器件会发送一个芯片地址。该地址为 7 位长地址，后跟第 8 位，作为数据方向位（读取或写入）。对于第 8 位，0 表示写入操作， 1 表示读取操作。第 2 个字节选择要向其中写入数据的寄存器。第 3 个字节包含要写入所选寄存器的数据。图 7-7 显示了器件地址 110000-Bin = 60Hex 的示例位格式。



图 7-7. 器件地址示例



图 7-8. 不带 CRC 的 I²C 写入周期

Copyright © 2025 Texas Instruments Incorporated



要完成读取功能，必须在进行读取功能以前先执行写入功能，如上所示。

图 7-9. 不带 CRC 的 I²C 读取周期

7.4 器件功能模式



1) in case of a RESET or a SD-fault, the device transitions from INITIALIZE state to the ACTIVE state without a new Push-button-ON_Request. In EN or VSENSE configuration, the ON-request must still be valid to transition to ACTIVE state.

2) If INITIALIZE state was entered due to a Thermal-Shut-Down, the temperature monitors remain active until the temperature on all sensors fell below T_{WARM} threshold. Thermal-Shut-Down causes immediate shut-shutdown, no sequencing down

图 7-10. 状态图

Copyright © 2025 Texas Instruments Incorporated

7.4.1 运行模式

7.4.1.1 OFF 状态

在 OFF 状态下，PMIC 供电不足。内部逻辑电源或外部电源轨均不可用。如果 VSYS 超过 VSYS_POR 电压且内部 1.8V 电源轨 (VDD1P8) 保持稳压状态，则器件进入 INITIALIZE 状态。

7.4.1.2 INITIALIZE 状态

在 INITIALIZE 状态下，除了几个用于监控 EN/PB/VSENSE 输入的电路外，器件完全关闭。每当进入 INITIALIZE 状态时，PMIC 都会读取存储器，并将寄存器加载到其 EEPROM 默认值。I^2C 通信接口关闭。

如果任何一个热传感器高于 T_{WARM_Rising} 阈值，并且未屏蔽 WARM 检测，则进入 INITIALIZE 状态。

EEPROM 加载大约需要 2.3ms。仅当 EEPROM 加载之后，并且所有电源轨都放电到 $V_{BUCKx_SCG_TH}$ 或 $V_{LDOx_SCG_TH}$ 阈值以下，才能执行上电序列。

如果从 OFF 状态进入 INITIALIZE 状态，将设置 POWER_UP_STATUS_REG 寄存器中的位 POWER_UP_FROM_OFF，并保持设置状态，直到发出 write-1-clear 为止。读出此位可以确定 INITIALIZE 状态是从 OFF 状态进入的，还是由于关闭故障或 OFF 请求而进入的。

在 INITIALIZE 状态下，nINT 引脚状态取决于是否存在故障，以及是否屏蔽了故障的 nINT 反应。如果不存在故障或屏蔽了故障的 nINT 反应，并且用于上拉的 VIO 电压可用，nINT 引脚将被拉高。

要从 INITIALIZE 状态转换到 ACTIVE 状态，必须发生以下 ON 请求之一：

- EN 输入为“高电平”（如果 EN/PB/VSENSE 配置为“EN”或“VSENSE”）
- PB 输入被拉至低电平的时间至少为 $t_{PB_ON_SLOW}$ 或 $t_{PB_ON_FAST}$（如果 EN/PB/VSENSE 配置为“PB”）

备注

当从 ACTIVE 或 STBY 状态进入 INITIALIZE 状态时，DISCHARGE_CONFIG 寄存器被有意从复位中忽略。当从 OFF 状态进入 INITIALIZE 状态时，会加载 EEPROM 内容。如果上电后放电配置发生变化，可能会发生不同的启动行为，具体取决于 INITIALIZE 状态是从 OFF 状态进入的，还是从 ACTIVE/STBY 状态进入的。

7.4.1.3 运行状态

ACTIVE 状态是系统启动并运行时的正常工作模式。所有已启用的降压转换器和 LDO 均可正常运行并可通过 I2C 接口进行控制。唤醒事件后，无论放电配置如何，PMIC 都会释放输出上的潜在残余电压。通过将 STBY 引脚置为高电平无效或通过 I2C 命令，也可以直接从 STBY 状态进入 ACTIVE 状态。有关详细信息，请参阅 STBY 状态说明。要转换到 STBY，必须强制设置 STBY 引脚，或者必须向 MFP_CTRL 寄存器中的 STBY_I2C_CTRL 发出 I2C 命令。

若要转换到 INITIALIZE 状态，必须发生以下 OFF_Request 之一：

- EN 输入为“低电平”（如果 EN/PB/VSENSE 配置为“EN”或“VSENSE”）
- PB 输入被拉低至少 t_{PB_OFF}（如果 EN/PB/VSENSE 配置为“PB”）
- 发出了 I2C OFF 请求

如果在 ACTIVE 状态下发生关断故障 (SD_Fault)，TPS65219 会定序关闭有效输出并转换到 INITIALIZE 状态。在没有新的 Push-button-ON_Request 的情况下，器件会转换至 ACTIVE 状态。在 EN 或 VSENSE 配置中，ON 请求仍必须有效才能转换为 ACTIVE 状态。

7.4.1.4 STBY 状态

STBY 状态是一种低功耗运行模式，用于支持系统的待机功能。如果配置为“STBY”，则可以通过 MODE/STBY 引脚进入该模式，也可以通过向 MFP_CTRL 寄存器中的 STBY_I2C_CTRL 位发送 I2C 命令来进入该模式。通常，除了此状态下 SoC 所需的电源轨外，大部分电源轨都处于 OFF 状态。可以在 STBY_1_CONFIG 和 STBY_2_CONFIG 寄存器中配置哪些电源轨在 STBY 状态下断电。

Copyright © 2025 Texas Instruments Incorporated

监控功能全都可用：欠压 (UV)、接地短路 (SCG) 和过流 (OC) 检测、热警告 (WARM) 和热关断 (TSD/HOT) 保持运行状态。

如果 STBY 置为无效或接收到 I2C 命令，器件会进入 ACTIVE 状态（前提是 VIO 电源保持运行状态）。启动从 STBY 状态到 ACTIVE 状态的序列之前，禁用的电源将被放电。如果未能在 80ms 内完成该操作，则器件也会进入超时状况，并转换到 INITIALIZE 状态。器件会在 INT_TIMEOUT_RV_SD 寄存器中设置 TIMEOUT 位，还会设置导致关断的电源轨的故障标志。

进入和退出 STBY 状态的序列与断电或上电序列相同。跳过保持 STBY 状态的电源轨，但仍会执行其各自的时隙。

小心

器件无法直接从 INITIALIZE 状态转换到 STBY 状态，必须先进入 ACTIVE 状态。

小心

只有在 ACTIVE 状态下启用的电源轨才能在 STBY 状态下保持启用。无法在 STBY 状态下开启先前禁用的电源轨。STBY 状态下的活动要求对 LDOx_EN/BUCKx_EN 和 LDOx_STBY_EN/BUCKx_STBY_EN 进行 AND 逻辑运算。

小心

不要通过 I2C 命令更改与正在进行的序列相关的寄存器！

在开始转换到 INITIALIZE 状态后，不受 NVM 支持的位在约 80µs 内无法访问。

7.4.1.5 故障处理

可检测的故障

TPS65219 提供各种故障检测。默认情况下，所有这些故障都会导致定序关断。其中一些是可屏蔽的，并且对已屏蔽故障的反应是可配置的。

该器件在电源电压 (VSYS) 和内部电源电压 (VDD1P8) 上提供以下故障检测：

- VSYS 上的欠压，导致转换到 OFF 状态或门控启动
- VSYS 上的过压保护，导致转换到 OFF 状态
- 内部 1.8V 电源 (VDD1P8) 上的欠压或过压，导致转换到 OFF 状态或门控启动。

这些故障均不可屏蔽。

TPS65219 在降压和 LDO 输出端提供以下故障检测：

- 欠压检测 (UV)
- 过流检测 (OC)，达到正电流限值和（对于降压转换器）负电流限值时触发
- 接地短路检测 (SCG)
- 温度警告 (WARM) 和热关断 (TSD / HOT)
- 残余电压 (RV) 和残余电压 - 关断 (RV_SD)
- 超时 (TO)

SCG、OC、HOT、RV_SD 和 TO 不可屏蔽。如果出现以上任一情况，器件会断电。每个稳压器的正负电流限值共用同一掩码位。

对 UV、RV 和 WARM 故障的反应是可配置的。如果未屏蔽，故障会触发定序关断。可以在 INT_MASK_BUCKS、INT_MASK_LDOS 和 INT_MASK_WARM 寄存器中为每个稳压器单独屏蔽 UV、RV 和

WARM。在发生屏蔽故障的情况下不会进行状态转换。可以通过 MASK_CONFIG 寄存器中的 MASK_EFFECT 位全局配置是否设置了位以及 nINT 是否拉至低电平。每个稳压器的正负电流限值共用同一掩码位。

- 00b = 无状态变化，无 nINT 反应，未设置位
- 01b = 无状态变化，无 nINT 反应，设置了位
- 10b = 无状态变化，nINT 反应，设置了位（与 11b 相同）
- 11b = 无状态变化，nINT 反应，设置了位（与 10b 相同）

对于任何与关断条件对应的故障，故障位将保持有效状态，直到通过 I2C 执行 W1C（写 1 清除）操作（假设故障不再存在）。如果出现关断故障，则无需更新 ON 请求。如果只要 EN/VSENSE 仍为高电平并且无需按下按钮即可重新启动，故障就不再存在，那么该器件会自动执行上电序列。

对于任何非关断条件的故障（例如，因为故障被屏蔽），该位在进入 INITIALIZE 状态时被清除。

热警告和热关断

有两个热阈值：热警告 (WARM) 和热关断 (TSD / HOT)。

- *热警告，WARM 阈值：*
- 如果温度超过 T_{WARM_Rising} 阈值，则会设置 SENSOR_x_WARM 位并且 PMIC 会定序关闭（除非被屏蔽）。
- 如果温度降至 $T_{WARM_Falling}$ 阈值以下，器件将再次上电，并且没有新的 Push-button-ON_Request。在 EN 或 VSENSE 配置中，ON 请求仍必须有效才能转换为 ACTIVE 状态。
- 如果温度超过 T_{WARM_Rising} 阈值，但设置了 SENSOR_x_WARM_MASK 位，PMIC 仍处于 ACTIVE 状态。故障报告由 MASK_EFFECT 位配置。处理器决定是定序关断还是控制正在运行的应用程序，从而降低功耗并有望避免热关断情况。
- *热关断，HOT 阈值，在 WARM 阈值被屏蔽时适用：*
- 如果温度超过 T_{HOT_Rising} 阈值，则会设置 SENSOR_x_HOT 位，并且 PMIC 会立即关断所有电源轨。这种关断是同时进行，而不是按时序进行。
- 如果所有传感器都屏蔽了 WARM 检测（设置了所有 SENSOR_x_WARM_MASK 位），那么一旦温度降至 $T_{HOT_Falling}$ 阈值以下，PMIC 即会重新上电，前提是存在有效的 ON 请求。
- 如果其中任一传感器未屏蔽 WARM 检测，那么一旦温度降至 $T_{WARM_Falling}$ 阈值以下，PMIC 即会重新上电，并且没有新的 Push-button-ON_Request。在 EN 或 VSENSE 配置中，ON 请求仍必须有效才能转换为 ACTIVE 状态。

残余电压

系统会在各种情况下执行残余电压检查：在启动 INITIALIZE 到 ACTIVE 转换之前以及电源轨启用前的任何时间，无论在序列期间、通过 I2C 命令还是在 STBY 到 ACTIVE 转换期间。序列期间还会执行 RV 检查，以检测应被禁用的电源轨是否被另一电源轨上拉。RV 故障的处理取决于故障发生时的情况：

- INITIALIZE 转换到 ACTIVE：
  - 如果在执行序列之前检测到残余电压超过 4ms 至 5ms，则会在 INT_SOURCE 寄存器中设置 INT_RV_IS_SET 位，以及在 INT_RV 寄存器中设置 LDOx_RV 或 BUCKx_RV 位，即使稍后放电成功并执行 ON 请求，也保持置位状态。
  - 如果在序列期间检测到残余电压，则会构成关断故障：器件在时隙持续时间结束时启动断电序列。该器件会在 INT_SOURCE 寄存器中设置 INT_TIMEOUT_RV_SD_IS_SET 位，并在 INT_TIMEOUT_RV_SD 寄存器中设置 LDOx_RV_SD 或 BUCKx_RV_SD 位以及 TIMEOUT 位。
- ACTIVE 转换到 STBY：
  - 如果启用了有源放电并且在断电时隙持续时间的八倍后检测到残余电压，则会构成关断故障：器件会在时隙结束时定序关断。该器件会在 INT_SOURCE 寄存器中设置 INT_TIMEOUT_RV_SD_IS_SET 位，并在 INT_TIMEOUT_RV_SD 寄存器中设置 LDOx_RV_SD 或 BUCKx_RV_SD 位以及 TIMEOUT 位。
  - 如果在序列期间检测到残余电压，则会构成关断故障：器件会在时隙持续时间结束时定序关断，并在 INT_SOURCE 寄存器中设置 INT_TIMEOUT_RV_SD_IS_SET 位，以及在 INT_TIMEOUT_RV_SD 寄存器中设置 LDOx_RV_SD 或 BUCKx_RV_SD 位。

Copyright © 2025 Texas Instruments Incorporated

- STBY 转换到 ACTIVE：
  - 如果在执行序列之前检测到残余电压超过 4ms 至 5ms，则器件会在 INT_SOURCE 寄存器中设置 INT_RV_IS_SET 位，并在 INT_RV 寄存器中设置 LDOx_RV 或 BUCKx_RV 位。即使在超时到期之前放电成功并且执行 STBY 转换到 ACTIVE 序列，该位也会保持设置状态。
  - 如果在执行序列之前检测到残余电压超过 80ms，则会构成关断故障：器件会定序关断，并在 INT_SOURCE 寄存器中设置 INT_TIMEOUT_RV_SD_IS_SET 位，以及在 INT_TIMEOUT_RV_SD 寄存器中设置 LDOx_RV_SD 或 BUCKx_RV_SD 位。此外，器件还会在 INT_TIMEOUT_RV_SD 寄存器中设置 TIMEOUT 位。
  - 如果在序列期间检测到残余电压，则会构成关断故障：器件会在时隙持续时间结束时定序关断，并在 INT_SOURCE 寄存器中设置 INT_TIMEOUT_RV_SD_IS_SET 位，以及在 INT_TIMEOUT_RV_SD 寄存器中设置 LDOx_RV_SD 或 BUCKx_RV_SD 位。在这种情况下，不设置 TIMEOUT 位。
- ACTIVE 转换到 INITIALIZE 或 STBY 转换到 INITIALIZE
  - 如果在相应电源轨的断电时隙持续时间结束时检测到残余电压，则会在长达八个时隙持续时间内限制后续电源轨的禁用，但无论残余电压如何，电源序列都会继续。在这种情况下，不会设置任何位。
- RV 位的屏蔽
  - 在残余电压检测情形中，nINT 引脚反应可以通过 MASK_CONFIG 寄存器中的 BUCKx_RV 位或 MASK_INT_FOR_RV 位进行屏蔽。
  - 在残余电压检测情形中，位和关断故障反应都不可通过 LDOx_RV_SD 或 BUCKx_RV_SD 位进行屏蔽。
- Timeout
  - 如果残余电压不能及时放电，则会发生超时。设置 INT_TIMEOUT_RV_SD 寄存器中的 TIMEOUT 位。详情请参见上文。

备注

如果禁用了电源轨上的有源放电，则时隙持续时间内该电源轨无法成功放电不会限制后续电源轨的禁用。

在断电期间，该器件不会为具有禁用放电功能的电源轨设置 RV 位或 RV_SD 位。

小心

对于检测到的每个关断故障，无论是在序列之前（由于放电不成功）、在上电序列期间还是在 ACTIVE 或 STBY 状态下，重试计数器（POWER_UP_STATUS_REG 寄存器中的 RETRY_COUNT）都会递增。器件会尝试两次重试上电。如果两次都失败，VSYS 上的下电上电需要复位重试计数器。任何成功的上电也会将复位重试计数器。

如果故障被屏蔽并且不会导致关断，重试计数器不会递增。

若要禁用重试计数器，请设置 INT_MASK_UV 寄存器中的 MASK_RETRY_COUNT 位。设置后，器件会尝试无限次重试。

下表概述了 ACTIVE 和 STBY 状态下的故障行为（如果未屏蔽）以及故障是否可屏蔽。

小心

屏蔽故障可能会给器件或系统带来风险，包括但不限于启动进入预偏置输出。

强烈建议不要在同一电源轨上屏蔽 OC 和 UV 检测。

Copyright © 2025 Texas Instruments Incorporated

表 7-6. 故障处理

块	故障	ACTIVE 或 STBY 状态（如果故障未被屏蔽）	ACTIVE 或 STBY 状态（如果故障被屏蔽）
BUCK 和 LDO	残余电压 - 关断故障 - RV_SD *	故障触发定序关断至 INITIALIZE 状态	不可屏蔽
BUCK 和 LDO	残余电压 - RV	故障不触发状态更改	故障不触发状态更改
BUCK 和 LDO	超时 - TO *	故障触发定序关断至 INITIALIZE 状态	故障不触发状态更改
BUCK 和 LDO	欠压 - UV	故障触发定序关断至 INITIALIZE 状态	故障不触发状态更改
BUCK 和 LDO	过流 - OC	故障触发定序关断至 INITIALIZE 状态	不可屏蔽
BUCK 和 LDO	接地短路 - SCG	故障触发定序关断至 INITIALIZE 状态	不可屏蔽
BUCK 和 LDO	温度警告 - WARM	故障触发定序关断至 INITIALIZE 状态	是
BUCK 和 LDO	温度关断 - HOT	故障触发立即关断至 INITIALIZE 状态（未定序）	不可屏蔽
VSYS	欠压 - UV	故障触发立即关断至 OFF 状态（未定序）	不可屏蔽
VSYS	过压 - OV	故障触发立即关断至 OFF 状态（未定序）	不可屏蔽
VDD1P8	欠压或过压 - UV 或 OV	故障触发立即关断至 OFF 状态（未定序）	不可屏蔽

*) RV_SD 和 TIMEOUT 故障只能在序列期间发生

7.5 多 PMIC 运行

GPIO（引脚 16）是输入/输出数字引脚，但仅在多 PMIC 配置中使用输入功能。在为单个 PMIC 配置时，此引脚用作 GPO（通用输出），而在为多个器件配置时，此引脚用作 GPIO（通用输入/输出）。可以在寄存器字段 *MULTI_DEVICE_ENABLE*（地址 0x1F）中进行此配置。当为“多器件”进行配置时，GPIO 可以同步多个 TPS65219 器件的上电和断电序列，适用于需要额外电源轨的应用。GPIO 引脚用于指示每个 PMIC 的状态，使它们始终处于相同的状态和相同的序列时隙。在每个序列时隙开始时，所有 TPS65219 PMIC 都将 GPIO 引脚驱动为低电平。序列时隙持续时间结束，且该时隙的所有电源轨都已达到 UV 阈值后，器件会释放 GPIO 引脚。两个器件都将 GPIO 引脚设置为高电平之后，它们一起进入下一个序列时隙。两个 PMIC 始终处于相同的上电或断电时隙，因此可以将每个 PMIC 的多个电源轨分配到相同的序列时隙。图 7-11 展示了两个 TPS65219 器件共享同一输入电源 (VSYS)、EN 引脚和 GPIO 以实现多 PMIC 运行的示例 PDN。

同步多个 TPS65219 PMIC 时的要求

- 每个 PMIC 的 GPIO 必须连接在一起，共用同一个上拉电阻器。需要选择适当的上拉电阻值，以便满足 GPIO 线上的最大允许上升时间 t_{RISE_GPIO} 和电容要求，从而实现同步。
- EN/PB/VSENSE 引脚必须连接在一起，共用同一个外部 ON 请求。此引脚必须具有相同的配置（相同的引脚配置、抗尖峰脉冲、FSD）。
- 所有 TPS65219 PMIC 必须共用同一个 VSYS 电源。

Copyright © 2025 Texas Instruments Incorporated

- 如果每个 TPS65219 PMIC 连接到同一条 I2C 总线，则它们必须具有不同的 I2C 地址。第二个 PMIC 的 I2C 地址可以在寄存器字段 *I2C_ADDRESS* 中更改。更改地址之后，新值必须永久存储到 NVM 中。有关编程说明，请参阅“NVM 编程”。



图 7-11. 多 PMIC 配置示例

Copyright © 2025 Texas Instruments Incorporated

备注

- PMIC 间的同步时间增加了上电和断电部分中所述的时隙持续时间超时：如果上电失败，则在多 PMIC 配置中，超时 tTIMEOUT_UV_SLOT 会延迟 3ms 至 4ms。如果由于放电故障而导致断电失败，则在多 PMIC 配置中，超时会延迟 20ms 至 26ms。
- 在多 PMIC 配置中会忽略 GPIO_EN 和 GPIO_STBY_EN 位。

图 7-12 展示了在执行上电序列之前，处于 INITIALIZE 状态的两个 PMIC 之间的同步。处于 INITIALIZE 状态时，在接收到 ON 请求之前，器件会将 GPIO 保持为低电平。仅当收到 ON 请求时，才会释放 GPIO。驱动 ON 请求的外部信号必须连接到两个器件的 EN/PB/VSENSE 引脚。两个器件都处于 INITIALIZE 状态且这两个器件都收到 ON 请求后，PMIC 就会继续执行上电序列。即使两个器件具有不同的内部启动时间，这项技术也能确保两个器件同时启动上电序列。



图 7-12. 上电前同步

图 7-13 展示了上电序列期间两个 PMIC 之间的同步。两个 PMIC 之间连接了一个开漏 GPIO，用作指示器，指明器件的序列时隙已完成。在每个序列时隙的开头，两个 PMIC 都会下拉此 GPIO。器件时隙计时器到期且该时隙的

Copyright © 2025 Texas Instruments Incorporated

所有电源轨都达到 UV 阈值后，GPIO 释放为高电平。当两个 PMIC 都释放了 GPIO 时，组合 GPIO 变为高电平。两个器件都将 GPIO 引脚设置为高电平之后，两个 PMIC 会进入下一个序列时隙。两个 PMIC 总是同时处于相同的序列时隙中。



图 7-13. 上电序列期间的同步

图 7-14 展示了从运行模式切换到待机模式时两个 PMIC 之间的同步情况。在运行或待机模式下，GPIO 默认状态为高电平。当器件想要更改状态时，它会在特定的低电平持续时间内将 GPIO 设置为低电平。低电平持续时间决定了请求的类型。对于 STANDBY/ACTIVE 请求，GPIO 设置为低电平大约 38µs 至 52µs，对于 OFF 请求，设置为大约 180µs 至 243µs。通过选择合适的时间，考虑到时钟变化和相邻请求之间的时间间隔，确保器件始终看到相同的状态转换。当 GPIO 为低电平时，器件会计算它保持低电平的时间。在 GPIO 上升沿，器件根据低电平持续时间开始状态转换。如果 GPIO 保持低电平的时间超过超时持续时间，则表示 GPIO 发生故障，器件转换为 INITIALIZE 状态。



图 7-14. 转换到待机/OFF 请求/冷复位前同步

图 7-15 展示了断电序列期间两个 PMIC 之间的同步。断电序列以类似的方式运行。如果为电源轨启用了有源放电，则序列时隙会延长，直至电源轨放电至低于 SCG 阈值，除非发生时隙超时或设置寄存器字段 *BYPASS_RAILS_DISCHA RGED_CHECK*。如果对当前时隙中的所有电源轨禁用放电，则实际时隙时间仅基于所选时隙持续时间。时隙持续时间结束且具有有源放电功能的电源轨放电后，器件会将 GPIO 设置为高电平。所有器件将 GPIO 始终为高电平之后，它们就会进入下一个断电步骤。

Copyright © 2025 Texas Instruments Incorporated



图 7-15. 断电序列期间的同步

图 7-16 展示了两个 PMIC 之间的超时同步。如果输出电源轨发生故障，则不会释放 GPIO。超时后，器件进入“超时同步”状态，并等待 3ms，然后再将 GPIO 设置为高电平。组合 GPIO 变为高电平之后，两个器件开始执行断电序列。例如：如果 PMIC A 的 BUCK1 短路至 GND，则在时隙持续时间结束后，稳压器不会达到 UV，并且不会释放 GPIO。如果时隙 1 持续时间为 10ms，且 PMIC A 速度快 10%，则只需 9ms 就会超时。超时后，器件进入超时同步状态，此时 GPIO 在 3ms 后设置为高电平。PMIC B 电源轨正常斜升，但由于 BUCK1 上出现故障，最初不会检测到 PMIC A 的 GPIO 上出现高电平状态。PMIC B 也会进入超时同步状态，并在 3ms 后将 GPIO 设置为高电平。在 PMIC B 超时同步后，组合 GPIO 为高电平且两个 PMIC 开始一起断电。



图 7-16. 超时同步

7.6 用户寄存器

寄存器 27h 之前的寄存器 USER_GENERAL_NVM_STORAGE_REG 由 EEPROM 备份。复位值对应于可订购器件型号的配置，此处用“X”表示。请参阅相应可订购器件型号的技术参考手册 (TRM)。

寄存器 28h 至 37h 不支持 EEPROM 备份，并将复位为寄存器映射中显示的值。

寄存器 00h (TI_DEV_ID)、01h (NVM_ID)、28h (MANUFACTURING_VER) 和 41h (FACTORY_CONFIG_2) 为硬接线类型，用户无法更改。

Copyright © 2025 Texas Instruments Incorporated

7.7 器件寄存器

表 7-7 列出了器件寄存器的存储器映射寄存器。表 7-7 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 7-7. 器件寄存器

偏移	缩写	寄存器名称	部分
0h	TI_DEV_ID	器件 ID	转到
1h	NVM_ID	NVM 配置 ID	转到
2h	ENABLE_CTRL	启用/按钮/Vsense 控制	转到
3h	BUCKS_CONFIG	通用降压配置	转到
4h	LDO4_VOUT	LDO4 配置	转到
5h	LDO3_VOUT	LDO3 配置	转到
6h	LDO2_VOUT	LDO2 配置	转到
7h	LDO1_VOUT	LDO1 配置	转到
8h	BUCK3_VOUT	Buck3 配置	转到
9h	BUCK2_VOUT	Buck2 配置	转到
Ah	BUCK1_VOUT	Buck1 配置	转到
Bh	LDO4_SEQUENCE_SLOT	LDO4 的上电和断电时隙	转到
Ch	LDO3_SEQUENCE_SLOT	LDO3 的上电和断电时隙	转到
Dh	LDO2_SEQUENCE_SLOT	LDO2 的上电和断电时隙	转到
Eh	LDO1_SEQUENCE_SLOT	LDO10 的上电和断电时隙	转到
Fh	BUCK3_SEQUENCE_SLOT	Buck3 的上电和断电时隙	转到
10h	BUCK2_SEQUENCE_SLOT	Buck2 的上电和断电时隙	转到
11h	BUCK1_SEQUENCE_SLOT	Buck1 的上电和断电时隙	转到
12h	nRST_SEQUENCE_SLOT	nRSTOUT 的上电和断电时隙	转到
13h	GPIO_SEQUENCE_SLOT	GPIO 的上电和断电时隙	转到
14h	GPO2_SEQUENCE_SLOT	GPO2 的上电和断电时隙	转到
15h	GPO1_SEQUENCE_SLOT	GPO1 的上电和断电时隙	转到
16h	POWER_UP_SLOT_DURATION_1	slot0-3 上电时的时隙持续时间	转到
17h	POWER_UP_SLOT_DURATION_2	slot4-7 上电时的时隙持续时间	转到
18h	POWER_UP_SLOT_DURATION_3	slot8-11 上电时的时隙持续时间	转到
19h	POWER_UP_SLOT_DURATION_4	slot12-15 上电时的时隙持续时间	转到
1Ah	POWER_DOWN_SLOT_DURATION_1	slot0-3 断电时的时隙持续时间	转到
1Bh	POWER_DOWN_SLOT_DURATION_2	slot4-7 断电时的时隙持续时间	转到
1Ch	POWER_DOWN_SLOT_DURATION_3	slot8-11 断电时的时隙持续时间	转到
1Dh	POWER_DOWN_SLOT_DURATION_4	slot12-15 断电时的时隙持续时间	转到
1Eh	GENERAL_CONFIG	LDO 欠压和 GPO 使能	转到
1Fh	MFP_1_CONFIG	多功能引脚配置 1	转到
20h	MFP_2_CONFIG	多功能引脚配置 2	转到
21h	STBY_1_CONFIG	STBY 配置 LDO 和降压	转到

Copyright © 2025 Texas Instruments Incorporated

表 7-7. 器件寄存器（续）

偏移	缩写	寄存器名称	部分
22h	STBY_2_CONFIG	STBY 配置 GPIO 和 GPO	转到
23h	OC_DEGL_CONFIG	每个电源轨的过流抗尖峰脉冲时间	转到
24h	INT_MASK_UV	欠压故障屏蔽	转到
25h	MASK_CONFIG	WARM 屏蔽和屏蔽效果	转到
26h	I2C_ADDRESS_REG	I2C 地址	转到
27h	USER_GENERAL_NVM_STORAGE_REG	用户可配置寄存器（由 NVM 支持）	转到
28h	MANUFACTURING_VER	器件修订版（只读）	转到
29h	MFP_CTRL	针对 RESET、STBY、OFF 的 I2C 控制	转到
2Ah	DISCHARGE_CONFIG	每个电源轨的放电配置	转到
2Bh	INT_SOURCE	中断源	转到
2Ch	INT_LDO_3_4	LDO3 和 LDO4 的 OC、UV、SCG	转到
2Dh	INT_LDO_1_2	LDO1 和 LDO2 的 OC、UV、SCG	转到
2Eh	INT_BUCK_3	Buck3 的 OC、UV、SCG	转到
2Fh	INT_BUCK_1_2	Buck1 和 Buck2 的 OC、UV、SCG	转到
30h	INT_SYSTEM	WARM 和 HOT 故障标志	转到
31h	INT_RV	每个电源轨的 RV（残余电压）	转到
32h	INT_TIMEOUT_RV_SD	导致关断的每个电源轨的 RV（残余电压）	转到
33h	INT_PB	按钮状态和边沿检测	转到
34h	USER_NVM_CMD_REG	DIY - 用户编程命令	转到
35h	POWER_UP_STATUS_REG	上电状态和 STATE	转到
36h	SPARE_2	备用寄存器（不由 NVM 提供支持）	转到
37h	SPARE_3	备用寄存器（不由 NVM 提供支持）	转到
41h	FACTORY_CONFIG_2	NVM 配置的修订版（只读）	转到

复杂的位访问类型经过编码可适应小型表单元。表 7-8 展示了适用于此部分中访问类型的代码。

表 7-8. 器件访问类型代码

访问类型	代码	说明
读取类型		
R	R	读取
写入类型		
W	W	写入
W1C	W 1C	写入 1 以进行清除
WSelfClrF	W	写入
复位或默认值		
-n		复位后的值或默认值

Copyright © 2025 Texas Instruments Incorporated

7.7.1 TI_DEV_ID 寄存器（偏移 = 0h）[复位 = X]

图 7-17 展示了 TI_DEV_ID，表 7-9 中对此进行了介绍。

返回到汇总表。

图 7-17. TI_DEV_ID 寄存器

7	6	5	4	3	2	1	0
TI_DEVICE_ID							
R-X							

表 7-9. TI_DEV_ID 寄存器字段说明

位	字段	类型	复位	说明
7-0	TI_DEVICE_ID	R	X	TI_DEVICE_ID[7:6]： 0h = TA：-40°C 至 105°C (TJ)：-40°C 至 125°C 2h = TA：-40°C 至 125°C (TJ)：-40°C 至 150°C 3h = TA：-55°C 至 125°C (TJ)：-55°C 至 150°C TI_DEVICE_ID[5:0]： 器件 GPN 注意：该寄存器只能由制造商编程！有关具体编号和相关配置，请参阅技术参考手册/用户指南。（来自 NVM 存储器的默认值）

Copyright © 2025 Texas Instruments Incorporated

7.7.2 NVM_ID 寄存器（偏移 = 1h）[复位 = X]

图 7-18 展示了 NVM_ID，表 7-10 中对此进行了介绍。

返回到汇总表。

图 7-18. NVM_ID 寄存器

7	6	5	4	3	2	1	0
TI_NVM_ID							
R-X							

表 7-10. NVM_ID 寄存器字段说明

位	字段	类型	复位	说明
7-0	TI_NVM_ID	R	X	IC 的 NVM ID。注意：该寄存器只能由制造商编程！有关具体编号和相关配置，请参阅技术参考手册/用户指南。（来自 NVM 存储器的默认值）

Copyright © 2025 Texas Instruments Incorporated

7.7.3 ENABLE_CTRL 寄存器（偏移 = 2h）[复位 = X]

图 7-19 展示了 ENABLE_CTRL，表 7-11 中对此进行了介绍。

返回到汇总表。

图 7-19. ENABLE_CTRL 寄存器

7	6	5	4	3	2	1	0
RESERVED	LDO4_EN	LDO3_EN	LDO2_EN	LDO1_EN	BUCK3_EN	BUCK2_EN	BUCK1_EN
R-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X

表 7-11. ENABLE_CTRL 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	X	保留
6	LDO4_EN	R/W	X	启用 LDO4 稳压器（来自 NVM 存储器的默认值） 0h = 禁用 1h = 启用
5	LDO3_EN	R/W	X	启用 LDO3 稳压器（来自 NVM 存储器的默认值） 0h = 禁用 1h = 启用
4	LDO2_EN	R/W	X	启用 LDO2 稳压器（来自 NVM 存储器的默认值） 0h = 禁用 1h = 启用
3	LDO1_EN	R/W	X	启用 LDO1 稳压器（来自 NVM 存储器的默认值） 0h = 禁用 1h = 启用
2	BUCK3_EN	R/W	X	启用 BUCK3 稳压器（来自 NVM 存储器的默认值） 0h = 禁用 1h = 启用
1	BUCK2_EN	R/W	X	启用 BUCK2 稳压器（来自 NVM 存储器的默认值） 0h = 禁用 1h = 启用
0	BUCK1_EN	R/W	X	启用 BUCK1 稳压器（来自 NVM 存储器的默认值） 0h = 禁用 1h = 启用

Copyright © 2025 Texas Instruments Incorporated

7.7.4 BUCKS_CONFIG 寄存器（偏移 = 3h）[复位 = X]

图 7-20 展示了 BUCKS_CONFIG，表 7-12 中对此进行了介绍。

返回到汇总表。

图 7-20. BUCKS_CONFIG 寄存器

7	6	5	4	3	2	1	0
USER_NVM_SPARE_2	USER_NVM_SPARE_1	BUCK_SS_ENABLE	BUCK_FF_ENABLE	BUCK3_PHASE_CONFIG		BUCK2_PHASE_CONFIG	
R/W-X	R/W-X	R/W-X	R/W-X	R/W-X		R/W-X	

表 7-12. BUCKS_CONFIG 寄存器字段说明

位	字段	类型	复位	说明
7	USER_NVM_SPARE_2	R/W	X	用户 NVM 空间中的备用位（来自 NVM 存储器的默认值）
6	USER_NVM_SPARE_1	R/W	X	用户 NVM 空间中的备用位（来自 NVM 存储器的默认值）
5	BUCK_SS_ENABLE	R/W	X	在降压转换器上启用展频（仅适用于 FF 模式）（来自 NVM 存储器的默认值） 0h = 禁用展频 1h = 启用展频
4	BUCK_FF_ENABLE	R	X	所有降压转换器均设置为固定频率模式。注意：任何时候都不能更改！（来自 NVM 存储器的默认值） 0h = 准固定频率模式 1h = 固定频率模式
3-2	BUCK3_PHASE_CONFIG	R/W	X	BUCK3 时钟的相位。如果降压转换器配置为固定频率，则适用。注意：仅在电源轨禁用时更改！（来自 NVM 存储器的默认值） 0h = 0 度 1h = 90 度 2h = 180 度 3h = 270 度
1-0	BUCK2_PHASE_CONFIG	R/W	X	BUCK2 时钟的相位。如果降压转换器配置为固定频率，则适用。注意：仅在电源轨禁用时更改！（来自 NVM 存储器的默认值） 0h = 0 度 1h = 90 度 2h = 180 度 3h = 270 度

Copyright © 2025 Texas Instruments Incorporated

7.7.5 LDO4_VOUT 寄存器（偏移 = 4h）[复位 = X]

图 7-21 展示了 LDO4_VOUT，表 7-13 中对此进行了介绍。

返回到汇总表。

图 7-21. LDO4_VOUT 寄存器

7	6	5	4	3	2	1	0
LDO4_SLOW_PU_RAMP	LDO4_LSW_CONFIG	LDO4_VSET					
R/W-X	R/W-X	R/W-X					

表 7-13. LDO4_VOUT 寄存器字段说明

位	字段	类型	复位	说明
7	LDO4_SLOW_PU_RAMP	R/W	X	LDO4 上电斜坡。设置为高电平时，将上电斜坡减慢至约 3ms。Cout 最大值 30µF。设置为低电平时，斜坡时间约为 660µs。Cout 最大值 15µF（来自 NVM 存储器的默认值） 0h = 上电快速斜坡（约 660µs） 1h = 上电慢速斜坡（约 3ms）
6	LDO4_LSW_CONFIG	R/W	X	LDO4 LDO 或 LSW 模式。注意：仅在电源轨禁用时更改！（来自 NVM 存储器的默认值） 0h = LDO 模式 1h = LSW 模式

Copyright © 2025 Texas Instruments Incorporated

表 7-13. LDO4_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
5-0	LDO4_VSET	R/W	X	LDO4 的电压选择。输出电压范围为 1.2V 至 3.3V。（来自 NVM 存储器的默认值） 0h = 1.200V 1h = 1.200V 2h = 1.200V 3h = 1.200V 4h = 1.200V 5h = 1.200V 6h = 1.200V 7h = 1.200V 8h = 1.200V 9h = 1.200V Ah = 1.200V Bh = 1.200V Ch = 1.200V Dh = 1.250V Eh = 1.300V Fh = 1.350V 10h = 1.400V 11h = 1.450V 12h = 1.500V 13h = 1.550V 14h = 1.600V 15h = 1.650V 16h = 1.700V 17h = 1.750V 18h = 1.800V 19h = 1.850V 1Ah = 1.900V 1Bh = 1.950V 1Ch = 2.000V 1Dh = 2.050V 1Eh = 2.100V 1Fh = 2.150V 20h = 2.200V 21h = 2.250V 22h = 2.300V 23h = 2.350V 24h = 2.400V 25h = 2.450V 26h = 2.500V 27h = 2.550V 28h = 2.600V 29h = 2.650V 2Ah = 2.700V 2Bh = 2.750V 2Ch = 2.800V 2Dh = 2.850V 2Eh = 2.900V 2Fh = 2.950V 30h = 3.000V 31h = 3.050V 32h = 3.100V 33h = 3.150V 34h = 3.200V 35h = 3.250V 36h = 3.300V 37h = 3.300V 38h = 3.300V 39h = 3.300V 3Ah = 3.300V 3Bh = 3.300V 3Ch = 3.300V 3Dh = 3.300V 3Eh = 3.300V

Copyright © 2025 Texas Instruments Incorporated

表 7-13. LDO4_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
				3Fh = 3.300V

7.7.6 LDO3_VOUT 寄存器（偏移 = 5h）[复位 = X]

图 7-22 展示了 LDO3_VOUT，表 7-14 中对此进行了介绍。

返回到汇总表。

图 7-22. LDO3_VOUT 寄存器

7	6	5	4	3	2	1	0
LDO3_SLOW_PU_RAMP	LDO3_LSW_CONFIG	LDO3_VSET					
R/W-X	R/W-X	R/W-X					

表 7-14. LDO3_VOUT 寄存器字段说明

位	字段	类型	复位	说明
7	LDO3_SLOW_PU_RAMP	R/W	X	LDO3 上电斜坡。设置为高电平时，将上电斜坡减慢至约 3ms。Cout 最大值 30µF。设置为低电平时，斜坡时间约为 660µs。Cout 最大值 15µF（来自 NVM 存储器的默认值） 0h = 上电快速斜坡（约 660µs） 1h = 上电慢速斜坡（约 3ms）
6	LDO3_LSW_CONFIG	R/W	X	LDO3 LDO 或 LSW 模式。注意：仅在电源轨禁用时更改！（来自 NVM 存储器的默认值） 0h = LDO 模式 1h = LSW 模式

Copyright © 2025 Texas Instruments Incorporated

表 7-14. LDO3_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
5-0	LDO3_VSET	R/W	X	LDO3 的电压选择。输出电压范围为 1.2V 至 3.3V。（来自 NVM 存储器的默认值） 0h = 1.200V 1h = 1.200V 2h = 1.200V 3h = 1.200V 4h = 1.200V 5h = 1.200V 6h = 1.200V 7h = 1.200V 8h = 1.200V 9h = 1.200V Ah = 1.200V Bh = 1.200V Ch = 1.200V Dh = 1.250V Eh = 1.300V Fh = 1.350V 10h = 1.400V 11h = 1.450V 12h = 1.500V 13h = 1.550V 14h = 1.600V 15h = 1.650V 16h = 1.700V 17h = 1.750V 18h = 1.800V 19h = 1.850V 1Ah = 1.900V 1Bh = 1.950V 1Ch = 2.000V 1Dh = 2.050V 1Eh = 2.100V 1Fh = 2.150V 20h = 2.200V 21h = 2.250V 22h = 2.300V 23h = 2.350V 24h = 2.400V 25h = 2.450V 26h = 2.500V 27h = 2.550V 28h = 2.600V 29h = 2.650V 2Ah = 2.700V 2Bh = 2.750V 2Ch = 2.800V 2Dh = 2.850V 2Eh = 2.900V 2Fh = 2.950V 30h = 3.000V 31h = 3.050V 32h = 3.100V 33h = 3.150V 34h = 3.200V 35h = 3.250V 36h = 3.300V 37h = 3.300V 38h = 3.300V 39h = 3.300V 3Ah = 3.300V 3Bh = 3.300V 3Ch = 3.300V 3Dh = 3.300V 3Eh = 3.300V

Copyright © 2025 Texas Instruments Incorporated

表 7-14. LDO3_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
				3Fh = 3.300V

Copyright © 2025 Texas Instruments Incorporated

7.7.7 LDO2_VOUT 寄存器（偏移 = 6h）[复位 = X]

图 7-23 展示了 LDO2_VOUT，表 7-15 中对此进行了介绍。

返回到汇总表。

图 7-23. LDO2_VOUT 寄存器

7	6	5	4	3	2	1	0
LDO2_LSW_CONFIG	LDO2_BYP_CONFIG	LDO2_VSET					
R/W-X	R/W-X	R/W-X					

表 7-15. LDO2_VOUT 寄存器字段说明

位	字段	类型	复位	说明
7	LDO2_LSW_CONFIG	R/W	X	LDO2 LDO/旁路或 LSW 模式。注意：仅在电源轨禁用时更改！（来自 NVM 存储器的默认值） 0h = 不适用（LDO2 未配置为负载开关） 1h = LDO1 配置为负载开关
6	LDO2_BYP_CONFIG	R/W	X	LDO2 LDO 或旁路模式。（来自 NVM 存储器的默认值） 0h = LDO2 配置为 LDO（仅在 LDO2_LSW_CONFIG 0x0 时适用） 1h = LDO2 配置为旁路（仅在 LDO2_LSW_CONFIG 0x0 时适用）

Copyright © 2025 Texas Instruments Incorporated

表 7-15. LDO2_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
5-0	LDO2_VSET	R/W	X	LDO2 的电压选择。LDO 模式下的输出电压范围为 0.6V 至 3.4V，旁路模式下的输出电压范围为 1.5V 至 3.4V。（来自 NVM 存储器的默认值） 0h = 0.600V 1h = 0.650V 2h = 0.700V 3h = 0.750V 4h = 0.800V 5h = 0.850V 6h = 0.900V 7h = 0.950V 8h = 1.000V 9h = 1.050V Ah = 1.100V Bh = 1.150V Ch = 1.200V Dh = 1.250V Eh = 1.300V Fh = 1.350V 10h = 1.400V 11h = 1.450V 12h = 1.500V 13h = 1.550V 14h = 1.600V 15h = 1.650V 16h = 1.700V 17h = 1.750V 18h = 1.800V 19h = 1.850V 1Ah = 1.900V 1Bh = 1.950V 1Ch = 2.000V 1Dh = 2.050V 1Eh = 2.100V 1Fh = 2.150V 20h = 2.200V 21h = 2.250V 22h = 2.300V 23h = 2.350V 24h = 2.400V 25h = 2.450V 26h = 2.500V 27h = 2.550V 28h = 2.600V 29h = 2.650V 2Ah = 2.700V 2Bh = 2.750V 2Ch = 2.800V 2Dh = 2.850V 2Eh = 2.900V 2Fh = 2.950V 30h = 3.000V 31h = 3.050V 32h = 3.100V 33h = 3.150V 34h = 3.200V 35h = 3.250V 36h = 3.300V 37h = 3.350V 38h = 3.400V 39h = 3.400V 3Ah = 3.400V 3Bh = 3.400V 3Ch = 3.400V

Copyright © 2025 Texas Instruments Incorporated

表 7-15. LDO2_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
				3Dh = 3.400V 3Eh = 3.400V 3Fh = 3.400V

7.7.8 LDO1_VOUT 寄存器（偏移 = 7h）[复位 = X]

图 7-24 展示了 LDO1_VOUT，表 7-16 中对此进行了介绍。

返回到汇总表。

图 7-24. LDO1_VOUT 寄存器

7	6	5	4	3	2	1	0
LDO1_LSW_CONFIG	LDO1_BYP_CONFIG	LDO1_VSET					
R/W-X	R/W-X	R/W-X					

表 7-16. LDO1_VOUT 寄存器字段说明

位	字段	类型	复位	说明
7	LDO1_LSW_CONFIG	R/W	X	LDO1 LDO/旁路或 LSW 模式。注意：仅在电源轨禁用时更改！（来自 NVM 存储器的默认值） 0h = 不适用（LDO1 未配置为负载开关） 1h = LDO1 配置为负载开关
6	LDO1_BYP_CONFIG	R/W	X	LDO1 LDO 或旁路模式。（来自 NVM 存储器的默认值） 0h = LDO1 配置为 LDO（仅在 LDO1_LSW_CONFIG 0x0 时适用） 1h = LDO1 配置为旁路（仅在 LDO1_LSW_CONFIG 0x0 时适用）

Copyright © 2025 Texas Instruments Incorporated

表 7-16. LDO1_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
5-0	LDO1_VSET	R/W	X	LDO1 的电压选择。LDO 模式下的输出电压范围为 0.6V 至 3.4V，旁路模式下的输出电压范围为 1.5V 至 3.4V。（来自 NVM 存储器的默认值） 0h = 0.600V 1h = 0.650V 2h = 0.700V 3h = 0.750V 4h = 0.800V 5h = 0.850V 6h = 0.900V 7h = 0.950V 8h = 1.000V 9h = 1.050V Ah = 1.100V Bh = 1.150V Ch = 1.200V Dh = 1.250V Eh = 1.300V Fh = 1.350V 10h = 1.400V 11h = 1.450V 12h = 1.500V 13h = 1.550V 14h = 1.600V 15h = 1.650V 16h = 1.700V 17h = 1.750V 18h = 1.800V 19h = 1.850V 1Ah = 1.900V 1Bh = 1.950V 1Ch = 2.000V 1Dh = 2.050V 1Eh = 2.100V 1Fh = 2.150V 20h = 2.200V 21h = 2.250V 22h = 2.300V 23h = 2.350V 24h = 2.400V 25h = 2.450V 26h = 2.500V 27h = 2.550V 28h = 2.600V 29h = 2.650V 2Ah = 2.700V 2Bh = 2.750V 2Ch = 2.800V 2Dh = 2.850V 2Eh = 2.900V 2Fh = 2.950V 30h = 3.000V 31h = 3.050V 32h = 3.100V 33h = 3.150V 34h = 3.200V 35h = 3.250V 36h = 3.300V 37h = 3.350V 38h = 3.400V 39h = 3.400V 3Ah = 3.400V 3Bh = 3.400V 3Ch = 3.400V

Copyright © 2025 Texas Instruments Incorporated

表 7-16. LDO1_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
				3Dh = 3.400V 3Eh = 3.400V 3Fh = 3.400V

Copyright © 2025 Texas Instruments Incorporated

7.7.9 BUCK3_VOUT 寄存器（偏移 = 8h）[复位 = X]

图 7-25 展示了 BUCK3_VOUT，表 7-17 中对此进行了介绍。

返回到汇总表。

图 7-25. BUCK3_VOUT 寄存器

7	6	5	4	3	2	1	0
BUCK3_BW_SEL	BUCK3_UV_THR_SEL	BUCK3_VSET					
R/W-X	R/W-X	R/W-X					

表 7-17. BUCK3_VOUT 寄存器字段说明

位	字段	类型	复位	说明
7	BUCK3_BW_SEL	R/W	X	BUCK3 带宽选择。注意：仅在电源轨禁用时更改！（来自 NVM 存储器的默认值） 0h = 低带宽 1h = 高带宽
6	BUCK3_UV_THR_SEL	R/W	X	BUCK3 的 UV 阈值选择。（来自 NVM 存储器的默认值） 0h = -5% UV 检测 1h = -10% UV 检测

Copyright © 2025 Texas Instruments Incorporated

表 7-17. BUCK3_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
5-0	BUCK3_VSET	R/W	X	BUCK3 的电压选择。输出电压范围为 0.6V 至 3.4V。（来自 NVM 存储器的默认值） 0h = 0.600V 1h = 0.625V 2h = 0.650V 3h = 0.675V 4h = 0.700V 5h = 0.725V 6h = 0.750V 7h = 0.775V 8h = 0.800V 9h = 0.825V Ah = 0.850V Bh = 0.875V Ch = 0.900V Dh = 0.925V Eh = 0.950V Fh = 0.975V 10h = 1.000V 11h = 1.025V 12h = 1.050V 13h = 1.075V 14h = 1.100V 15h = 1.125V 16h = 1.150V 17h = 1.175V 18h = 1.200V 19h = 1.225V 1Ah = 1.250V 1Bh = 1.275V 1Ch = 1.300V 1Dh = 1.325V 1Eh = 1.350V 1Fh = 1.375V 20h = 1.400V 21h = 1.500V 22h = 1.600V 23h = 1.700V 24h = 1.800V 25h = 1.900V 26h = 2.000V 27h = 2.100V 28h = 2.200V 29h = 2.300V 2Ah = 2.400V 2Bh = 2.500V 2Ch = 2.600V 2Dh = 2.700V 2Eh = 2.800V 2Fh = 2.900V 30h = 3.000V 31h = 3.100V 32h = 3.200V 33h = 3.300V 34h = 3.400V 35h = 3.400V 36h = 3.400V 37h = 3.400V 38h = 3.400V 39h = 3.400V 3Ah = 3.400V 3Bh = 3.400V 3Ch = 3.400V 3Dh = 3.400V 3Eh = 3.400V

Copyright © 2025 Texas Instruments Incorporated

表 7-17. BUCK3_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
				3Fh = 3.400V

7.7.10 BUCK2_VOUT 寄存器（偏移 = 9h）[复位 = X]

图 7-26 展示了 BUCK2_VOUT，表 7-18 中对此进行了介绍。

返回到汇总表。

图 7-26. BUCK2_VOUT 寄存器

7	6	5	4	3	2	1	0
BUCK2_BW_SEL	BUCK2_UV_THR_SEL	BUCK2_VSET					
R/W-X	R/W-X	R/W-X					

表 7-18. BUCK2_VOUT 寄存器字段说明

位	字段	类型	复位	说明
7	BUCK2_BW_SEL	R/W	X	BUCK2 带宽选择。注意：仅在电源轨禁用时更改！（来自 NVM 存储器的默认值） 0h = 低带宽 1h = 高带宽
6	BUCK2_UV_THR_SEL	R/W	X	BUCK2 的 UV 阈值选择。（来自 NVM 存储器的默认值） 0h = -5% UV 检测 1h = -10% UV 检测

Copyright © 2025 Texas Instruments Incorporated

表 7-18. BUCK2_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
5-0	BUCK2_VSET	R/W	X	BUCK2 的电压选择。输出电压范围为 0.6V 至 3.4V。（来自 NVM 存储器的默认值） 0h = 0.600V 1h = 0.625V 2h = 0.650V 3h = 0.675V 4h = 0.700V 5h = 0.725V 6h = 0.750V 7h = 0.775V 8h = 0.800V 9h = 0.825V Ah = 0.850V Bh = 0.875V Ch = 0.900V Dh = 0.925V Eh = 0.950V Fh = 0.975V 10h = 1.000V 11h = 1.025V 12h = 1.050V 13h = 1.075V 14h = 1.100V 15h = 1.125V 16h = 1.150V 17h = 1.175V 18h = 1.200V 19h = 1.225V 1Ah = 1.250V 1Bh = 1.275V 1Ch = 1.300V 1Dh = 1.325V 1Eh = 1.350V 1Fh = 1.375V 20h = 1.400V 21h = 1.500V 22h = 1.600V 23h = 1.700V 24h = 1.800V 25h = 1.900V 26h = 2.000V 27h = 2.100V 28h = 2.200V 29h = 2.300V 2Ah = 2.400V 2Bh = 2.500V 2Ch = 2.600V 2Dh = 2.700V 2Eh = 2.800V 2Fh = 2.900V 30h = 3.000V 31h = 3.100V 32h = 3.200V 33h = 3.300V 34h = 3.400V 35h = 3.400V 36h = 3.400V 37h = 3.400V 38h = 3.400V 39h = 3.400V 3Ah = 3.400V 3Bh = 3.400V 3Ch = 3.400V 3Dh = 3.400V 3Eh = 3.400V

Copyright © 2025 Texas Instruments Incorporated

表 7-18. BUCK2_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
				3Fh = 3.400V

Copyright © 2025 Texas Instruments Incorporated

7.7.11 BUCK1_VOUT 寄存器（偏移 = Ah）[复位 = X]

图 7-27 展示了 BUCK1_VOUT，表 7-19 中对此进行了介绍。

返回到汇总表。

图 7-27. BUCK1_VOUT 寄存器

7	6	5	4	3	2	1	0
BUCK1_BW_SEL	BUCK1_UV_THR_SEL	BUCK1_VSET					
R/W-X	R/W-X	R/W-X					

表 7-19. BUCK1_VOUT 寄存器字段说明

位	字段	类型	复位	说明
7	BUCK1_BW_SEL	R/W	X	BUCK1 带宽选择。注意：仅在电源轨禁用时更改！（来自 NVM 存储器的默认值） 0h = 低带宽 1h = 高带宽
6	BUCK1_UV_THR_SEL	R/W	X	BUCK1 的 UV 阈值选择。（来自 NVM 存储器的默认值） 0h = -5% UV 检测 1h = -10% UV 检测

Copyright © 2025 Texas Instruments Incorporated

表 7-19. BUCK1_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
5-0	BUCK1_VSET	R/W	X	BUCK1 的电压选择。输出电压范围为 0.6V 至 3.4V。（来自 NVM 存储器的默认值） 0h = 0.600V 1h = 0.625V 2h = 0.650V 3h = 0.675V 4h = 0.700V 5h = 0.725V 6h = 0.750V 7h = 0.775V 8h = 0.800V 9h = 0.825V Ah = 0.850V Bh = 0.875V Ch = 0.900V Dh = 0.925V Eh = 0.950V Fh = 0.975V 10h = 1.000V 11h = 1.025V 12h = 1.050V 13h = 1.075V 14h = 1.100V 15h = 1.125V 16h = 1.150V 17h = 1.175V 18h = 1.200V 19h = 1.225V 1Ah = 1.250V 1Bh = 1.275V 1Ch = 1.300V 1Dh = 1.325V 1Eh = 1.350V 1Fh = 1.375V 20h = 1.400V 21h = 1.500V 22h = 1.600V 23h = 1.700V 24h = 1.800V 25h = 1.900V 26h = 2.000V 27h = 2.100V 28h = 2.200V 29h = 2.300V 2Ah = 2.400V 2Bh = 2.500V 2Ch = 2.600V 2Dh = 2.700V 2Eh = 2.800V 2Fh = 2.900V 30h = 3.000V 31h = 3.100V 32h = 3.200V 33h = 3.300V 34h = 3.400V 35h = 3.400V 36h = 3.400V 37h = 3.400V 38h = 3.400V 39h = 3.400V 3Ah = 3.400V 3Bh = 3.400V 3Ch = 3.400V 3Dh = 3.400V 3Eh = 3.400V

Copyright © 2025 Texas Instruments Incorporated

表 7-19. BUCK1_VOUT 寄存器字段说明（续）

位	字段	类型	复位	说明
				3Fh = 3.400V

7.7.12 LDO4_SEQUENCE_SLOT 寄存器（偏移 = Bh）[复位 = X]

图 7-28 展示了 LDO4_SEQUENCE_SLOT，表 7-20 中对此进行了介绍。

返回到汇总表。

图 7-28. LDO4_SEQUENCE_SLOT 寄存器

7	6	5	4	3	2	1	0
LDO4_SEQUENCE_ON_SLOT				LDO4_SEQUENCE_OFF_SLOT			
R/W-X				R/W-X			

表 7-20. LDO4_SEQUENCE_SLOT 寄存器字段说明

位	字段	类型	复位	说明
7-4	LDO4_SEQUENCE_ON_SLOT	R/W	X	LDO4 的上电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15
3-0	LDO4_SEQUENCE_OFF_SLOT	R/W	X	LDO4 的断电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15

Copyright © 2025 Texas Instruments Incorporated

7.7.13 LDO3_SEQUENCE_SLOT 寄存器（偏移 = Ch）[复位 = X]

图 7-29 展示了 LDO3_SEQUENCE_SLOT，表 7-21 中对此进行了介绍。

返回到汇总表。

图 7-29. LDO3_SEQUENCE_SLOT 寄存器

7	6	5	4	3	2	1	0
LDO3_SEQUENCE_ON_SLOT				LDO3_SEQUENCE_OFF_SLOT			
R/W-X				R/W-X			

表 7-21. LDO3_SEQUENCE_SLOT 寄存器字段说明

位	字段	类型	复位	说明
7-4	LDO3_SEQUENCE_ON_SLOT	R/W	X	LDO3 的上电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15
3-0	LDO3_SEQUENCE_OFF_SLOT	R/W	X	LDO3 的断电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15

Copyright © 2025 Texas Instruments Incorporated

7.7.14 LDO2_SEQUENCE_SLOT 寄存器（偏移 = Dh）[复位 = X]

图 7-30 展示了 LDO2_SEQUENCE_SLOT，表 7-22 中对此进行了介绍。

返回到汇总表。

图 7-30. LDO2_SEQUENCE_SLOT 寄存器

7	6	5	4	3	2	1	0
LDO2_SEQUENCE_ON_SLOT				LDO2_SEQUENCE_OFF_SLOT			
R/W-X				R/W-X			

表 7-22. LDO2_SEQUENCE_SLOT 寄存器字段说明

位	字段	类型	复位	说明
7-4	LDO2_SEQUENCE_ON_SLOT	R/W	X	LDO2 的上电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15
3-0	LDO2_SEQUENCE_OFF_SLOT	R/W	X	LDO2 的断电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15

Copyright © 2025 Texas Instruments Incorporated

7.7.15 LDO1_SEQUENCE_SLOT 寄存器（偏移 = Eh）[复位 = X]

图 7-31 展示了 LDO1_SEQUENCE_SLOT，表 7-23 中对此进行了介绍。

返回到汇总表。

图 7-31. LDO1_SEQUENCE_SLOT 寄存器

7	6	5	4	3	2	1	0
LDO1_SEQUENCE_ON_SLOT				LDO1_SEQUENCE_OFF_SLOT			
R/W-X				R/W-X			

表 7-23. LDO1_SEQUENCE_SLOT 寄存器字段说明

位	字段	类型	复位	说明
7-4	LDO1_SEQUENCE_ON_SLOT	R/W	X	LDO1 的上电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15
3-0	LDO1_SEQUENCE_OFF_SLOT	R/W	X	LDO1 的断电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15

Copyright © 2025 Texas Instruments Incorporated

7.7.16 BUCK3_SEQUENCE_SLOT 寄存器（偏移 = Fh）[复位 = X]

图 7-32 展示了 BUCK3_SEQUENCE_SLOT，表 7-24 中对此进行了介绍。

返回到汇总表。

图 7-32. BUCK3_SEQUENCE_SLOT 寄存器

7	6	5	4	3	2	1	0
BUCK3_SEQUENCE_ON_SLOT				BUCK3_SEQUENCE_OFF_SLOT			
R/W-X				R/W-X			

表 7-24. BUCK3_SEQUENCE_SLOT 寄存器字段说明

位	字段	类型	复位	说明
7-4	BUCK3_SEQUENCE_ON_SLOT	R/W	X	BUCK3 的上电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15
3-0	BUCK3_SEQUENCE_OFF_SLOT	R/W	X	BUCK3 的断电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15

Copyright © 2025 Texas Instruments Incorporated

7.7.17 BUCK2_SEQUENCE_SLOT 寄存器（偏移 = 10h）[复位 = X]

图 7-33 展示了 BUCK2_SEQUENCE_SLOT，表 7-25 中对此进行了介绍。

返回到汇总表。

图 7-33. BUCK2_SEQUENCE_SLOT 寄存器

7	6	5	4	3	2	1	0
BUCK2_SEQUENCE_ON_SLOT				BUCK2_SEQUENCE_OFF_SLOT			
R/W-X				R/W-X			

表 7-25. BUCK2_SEQUENCE_SLOT 寄存器字段说明

位	字段	类型	复位	说明
7-4	BUCK2_SEQUENCE_ON_SLOT	R/W	X	BUCK2 的上电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15
3-0	BUCK2_SEQUENCE_OFF_SLOT	R/W	X	BUCK2 的断电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15

Copyright © 2025 Texas Instruments Incorporated

7.7.18 BUCK1_SEQUENCE_SLOT 寄存器（偏移 = 11h）[复位 = X]

图 7-34 展示了 BUCK1_SEQUENCE_SLOT，表 7-26 中对此进行了介绍。

返回到汇总表。

图 7-34. BUCK1_SEQUENCE_SLOT 寄存器

7	6	5	4	3	2	1	0
BUCK1_SEQUENCE_ON_SLOT				BUCK1_SEQUENCE_OFF_SLOT			
R/W-X				R/W-X			

表 7-26. BUCK1_SEQUENCE_SLOT 寄存器字段说明

位	字段	类型	复位	说明
7-4	BUCK1_SEQUENCE_ON_SLOT	R/W	X	BUCK1 的上电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15
3-0	BUCK1_SEQUENCE_OFF_SLOT	R/W	X	BUCK1 的断电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15

Copyright © 2025 Texas Instruments Incorporated

7.7.19 nRST_SEQUENCE_SLOT 寄存器（偏移 = 12h）[复位 = X]

图 7-35 展示了 nRST_SEQUENCE_SLOT，表 7-27 中对此进行了介绍。

返回到汇总表。

图 7-35. nRST_SEQUENCE_SLOT 寄存器

7	6	5	4	3	2	1	0
nRST_SEQUENCE_ON_SLOT				nRST_SEQUENCE_OFF_SLOT			
R/W-X				R/W-X			

表 7-27. nRST_SEQUENCE_SLOT 寄存器字段说明

位	字段	类型	复位	说明
7-4	nRST_SEQUENCE_ON_SLOT	R/W	X	nRST 的上电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15
3-0	nRST_SEQUENCE_OFF_SLOT	R/W	X	nRST 的断电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15

Copyright © 2025 Texas Instruments Incorporated

7.7.20 GPIO_SEQUENCE_SLOT 寄存器（偏移 = 13h）[复位 = X]

图 7-36 展示了 GPIO_SEQUENCE_SLOT，表 7-28 中对此进行了介绍。

返回到汇总表。

图 7-36. GPIO_SEQUENCE_SLOT 寄存器

7	6	5	4	3	2	1	0
GPIO_SEQUENCE_ON_SLOT				GPIO_SEQUENCE_OFF_SLOT			
R/W-X				R/W-X			

表 7-28. GPIO_SEQUENCE_SLOT 寄存器字段说明

位	字段	类型	复位	说明
7-4	GPIO_SEQUENCE_ON_SLOT	R/W	X	GPIO 的上电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15
3-0	GPIO_SEQUENCE_OFF_SLOT	R/W	X	GPIO 的断电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15

Copyright © 2025 Texas Instruments Incorporated

7.7.21 GPO2_SEQUENCE_SLOT 寄存器（偏移 = 14h）[复位 = X]

图 7-37 展示了 GPO2_SEQUENCE_SLOT，表 7-29 中对此进行了介绍。

返回到汇总表。

图 7-37. GPO2_SEQUENCE_SLOT 寄存器

7	6	5	4	3	2	1	0
GPO2_SEQUENCE_ON_SLOT				GPO2_SEQUENCE_OFF_SLOT			
R/W-X				R/W-X			

表 7-29. GPO2_SEQUENCE_SLOT 寄存器字段说明

位	字段	类型	复位	说明
7-4	GPO2_SEQUENCE_ON_SLOT	R/W	X	GPO2 的上电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15
3-0	GPO2_SEQUENCE_OFF_SLOT	R/W	X	GPO2 的断电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15

Copyright © 2025 Texas Instruments Incorporated

7.7.22 GPO1_SEQUENCE_SLOT 寄存器（偏移 = 15h）[复位 = X]

图 7-38 展示了 GPO1_SEQUENCE_SLOT，表 7-30 中对此进行了介绍。

返回到汇总表。

图 7-38. GPO1_SEQUENCE_SLOT 寄存器

7	6	5	4	3	2	1	0
GPO1_SEQUENCE_ON_SLOT				GPO1_SEQUENCE_OFF_SLOT			
R/W-X				R/W-X			

表 7-30. GPO1_SEQUENCE_SLOT 寄存器字段说明

位	字段	类型	复位	说明
7-4	GPO1_SEQUENCE_ON_SLOT	R/W	X	GPO1 的上电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15
3-0	GPO1_SEQUENCE_OFF_SLOT	R/W	X	GPO1 的断电时隙编号（来自 NVM 存储器的默认值） 0h = 时隙 0 1h = 时隙 1 2h = 时隙 2 3h = 时隙 3 4h = 时隙 4 5h = 时隙 5 6h = 时隙 6 7h = 时隙 7 8h = 时隙 8 9h = 时隙 9 Ah = 时隙 10 Bh = 时隙 11 Ch = 时隙 12 Dh = 时隙 13 Eh = 时隙 14 Fh = 时隙 15

Copyright © 2025 Texas Instruments Incorporated

7.7.23 POWER_UP_SLOT_DURATION_1 寄存器（偏移 = 16h）[复位 = X]

图 7-39 展示了 POWER_UP_SLOT_DURATION_1，表 7-31 中对此进行了介绍。

返回到汇总表。

图 7-39. POWER_UP_SLOT_DURATION_1 寄存器

7	6	5	4	3	2	1	0
POWER_UP_SLOT_0_DURATION		POWER_UP_SLOT_1_DURATION		POWER_UP_SLOT_2_DURATION		POWER_UP_SLOT_3_DURATION	
R/W-X		R/W-X		R/W-X		R/W-X	

表 7-31. POWER_UP_SLOT_DURATION_1 寄存器字段说明

位	字段	类型	复位	说明
7-6	POWER_UP_SLOT_0_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 0 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
5-4	POWER_UP_SLOT_1_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 1 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
3-2	POWER_UP_SLOT_2_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 2 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
1-0	POWER_UP_SLOT_3_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 3 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms

Copyright © 2025 Texas Instruments Incorporated

7.7.24 POWER_UP_SLOT_DURATION_2 寄存器（偏移 = 17h）[复位 = X]

图 7-40 展示了 POWER_UP_SLOT_DURATION_2，表 7-32 中对此进行了介绍。

返回到汇总表。

图 7-40. POWER_UP_SLOT_DURATION_2 寄存器

7	6	5	4	3	2	1	0
POWER_UP_SLOT_4_DURATION		POWER_UP_SLOT_5_DURATION		POWER_UP_SLOT_6_DURATION		POWER_UP_SLOT_7_DURATION	
R/W-X		R/W-X		R/W-X		R/W-X	

表 7-32. POWER_UP_SLOT_DURATION_2 寄存器字段说明

位	字段	类型	复位	说明
7-6	POWER_UP_SLOT_4_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 4 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
5-4	POWER_UP_SLOT_5_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 5 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
3-2	POWER_UP_SLOT_6_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 6 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
1-0	POWER_UP_SLOT_7_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 7 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms

Copyright © 2025 Texas Instruments Incorporated

7.7.25 POWER_UP_SLOT_DURATION_3 寄存器（偏移 = 18h）[复位 = X]

图 7-41 展示了 POWER_UP_SLOT_DURATION_3，表 7-33 中对此进行了介绍。

返回到汇总表。

图 7-41. POWER_UP_SLOT_DURATION_3 寄存器

7	6	5	4	3	2	1	0
POWER_UP_SLOT_8_DURATION		POWER_UP_SLOT_9_DURATION		POWER_UP_SLOT_10_DURATION		POWER_UP_SLOT_11_DURATION	
R/W-X		R/W-X		R/W-X		R/W-X	

表 7-33. POWER_UP_SLOT_DURATION_3 寄存器字段说明

位	字段	类型	复位	说明
7-6	POWER_UP_SLOT_8_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 8 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
5-4	POWER_UP_SLOT_9_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 9 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
3-2	POWER_UP_SLOT_10_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 10 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
1-0	POWER_UP_SLOT_11_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 11 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms

Copyright © 2025 Texas Instruments Incorporated

7.7.26 POWER_UP_SLOT_DURATION_4 寄存器（偏移 = 19h）[复位 = X]

图 7-42 展示了 POWER_UP_SLOT_DURATION_4，表 7-34 中对此进行了介绍。

返回到汇总表。

图 7-42. POWER_UP_SLOT_DURATION_4 寄存器

7	6	5	4	3	2	1	0
POWER_UP_SLOT_12_DURATION		POWER_UP_SLOT_13_DURATION		POWER_UP_SLOT_14_DURATION		POWER_UP_SLOT_15_DURATION	
R/W-X		R/W-X		R/W-X		R/W-X	

表 7-34. POWER_UP_SLOT_DURATION_4 寄存器字段说明

位	字段	类型	复位	说明
7-6	POWER_UP_SLOT_12_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 12 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
5-4	POWER_UP_SLOT_13_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 13 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
3-2	POWER_UP_SLOT_14_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 14 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
1-0	POWER_UP_SLOT_15_DURATION	R/W	X	上电以及从待机切换到运行状态序列期间时隙 15 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms

Copyright © 2025 Texas Instruments Incorporated

7.7.27 POWER_DOWN_SLOT_DURATION_1 寄存器（偏移 = 1Ah）[复位 = X]

图 7-43 展示了 POWER_DOWN_SLOT_DURATION_1，表 7-35 中对此进行了介绍。

返回到汇总表。

图 7-43. POWER_DOWN_SLOT_DURATION_1 寄存器

7	6	5	4	3	2	1	0
POWER_DOWN_SLOT_0_DURATION		POWER_DOWN_SLOT_1_DURATION		POWER_DOWN_SLOT_2_DURATION		POWER_DOWN_SLOT_3_DURATION	
R/W-X		R/W-X		R/W-X		R/W-X	

表 7-35. POWER_DOWN_SLOT_DURATION_1 寄存器字段说明

位	字段	类型	复位	说明
7-6	POWER_DOWN_SLOT_0_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 0 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
5-4	POWER_DOWN_SLOT_1_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 1 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
3-2	POWER_DOWN_SLOT_2_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 2 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
1-0	POWER_DOWN_SLOT_3_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 3 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms

Copyright © 2025 Texas Instruments Incorporated

7.7.28 POWER_DOWN_SLOT_DURATION_2 寄存器（偏移 = 1Bh）[复位 = X]

图 7-44 展示了 POWER_DOWN_SLOT_DURATION_2，表 7-36 中对此进行了介绍。

返回到汇总表。

图 7-44. POWER_DOWN_SLOT_DURATION_2 寄存器

7	6	5	4	3	2	1	0
POWER_DOWN_SLOT_4_DURATION		POWER_DOWN_SLOT_5_DURATION		POWER_DOWN_SLOT_6_DURATION		POWER_DOWN_SLOT_7_DURATION	
R/W-X		R/W-X		R/W-X		R/W-X	

表 7-36. POWER_DOWN_SLOT_DURATION_2 寄存器字段说明

位	字段	类型	复位	说明
7-6	POWER_DOWN_SLOT_4_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 4 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
5-4	POWER_DOWN_SLOT_5_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 5 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
3-2	POWER_DOWN_SLOT_6_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 6 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
1-0	POWER_DOWN_SLOT_7_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 7 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms

Copyright © 2025 Texas Instruments Incorporated

7.7.29 POWER_DOWN_SLOT_DURATION_3 寄存器（偏移 = 1Ch）[复位 = X]

图 7-45 展示了 POWER_DOWN_SLOT_DURATION_3，表 7-37 中对此进行了介绍。

返回到汇总表。

图 7-45. POWER_DOWN_SLOT_DURATION_3 寄存器

7	6	5	4	3	2	1	0
POWER_DOWN_SLOT_8_DURATION		POWER_DOWN_SLOT_9_DURATION		POWER_DOWN_SLOT_10_DURATION		POWER_DOWN_SLOT_11_DURATION	
R/W-X		R/W-X		R/W-X		R/W-X	

表 7-37. POWER_DOWN_SLOT_DURATION_3 寄存器字段说明

位	字段	类型	复位	说明
7-6	POWER_DOWN_SLOT_8_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 8 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
5-4	POWER_DOWN_SLOT_9_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 9 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
3-2	POWER_DOWN_SLOT_10_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 10 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
1-0	POWER_DOWN_SLOT_11_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 11 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms

Copyright © 2025 Texas Instruments Incorporated

7.7.30 POWER_DOWN_SLOT_DURATION_4 寄存器（偏移 = 1Dh）[复位 = X]

图 7-46 展示了 POWER_DOWN_SLOT_DURATION_4，表 7-38 中对此进行了介绍。

返回到汇总表。

图 7-46. POWER_DOWN_SLOT_DURATION_4 寄存器

7	6	5	4	3	2	1	0
POWER_DOWN_SLOT_12_DURATION		POWER_DOWN_SLOT_13_DURATION		POWER_DOWN_SLOT_14_DURATION		POWER_DOWN_SLOT_15_DURATION	
R/W-X		R/W-X		R/W-X		R/W-X	

表 7-38. POWER_DOWN_SLOT_DURATION_4 寄存器字段说明

位	字段	类型	复位	说明
7-6	POWER_DOWN_SLOT_12_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 12 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
5-4	POWER_DOWN_SLOT_13_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 13 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
3-2	POWER_DOWN_SLOT_14_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 14 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms
1-0	POWER_DOWN_SLOT_15_DURATION	R/W	X	断电以及从运行状态切换到待机序列期间时隙 15 的持续时间。（来自 NVM 存储器的默认值） 0h = 0ms 1h = 1.5ms 2h = 3ms 3h = 10ms

Copyright © 2025 Texas Instruments Incorporated

7.7.31 GENERAL_CONFIG 寄存器（偏移 = 1Eh）[复位 = X]

图 7-47 展示了 GENERAL_CONFIG，表 7-39 中对此进行了介绍。

返回到汇总表。

图 7-47. GENERAL_CONFIG 寄存器

7	6	5	4	3	2	1	0
BYPASS_RAILS_DISCHARGED_CHECK	LDO4_UV_THR	LDO3_UV_THR	LDO2_UV_THR	LDO1_UV_THR	GPIO_EN	GPO2_EN	GPO1_EN
R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X

表 7-39. GENERAL_CONFIG 寄存器字段说明

位	字段	类型	复位	说明
7	BYPASS_RAILS_DISCHARGED_CHECK	R/W	X	绕过所有电源轨放电检查以开始转换到 ACTIVE 状态，并在从断电切换到 INITIALIZE 状态期间在每个时隙中执行时隙内电源轨的放电检查。在启用稳压器之前，不绕过 RV（预偏置）条件检查。（来自 NVM 存储器的默认值） 0h = 强制执行放电检查 1h = 绕过放电检查
6	LDO4_UV_THR	R/W	X	LDO4 的 UV 阈值选择位。仅在配置为 LDO 时适用。（来自 NVM 存储器的默认值） 0h = -5% UV 检测 1h = -10% UV 检测
5	LDO3_UV_THR	R/W	X	LDO3 的 UV 阈值选择位。仅在配置为 LDO 时适用。（来自 NVM 存储器的默认值） 0h = -5% UV 检测 1h = -10% UV 检测
4	LDO2_UV_THR	R/W	X	LDO2 的 UV 阈值选择位。仅在配置为 LDO 时适用。（来自 NVM 存储器的默认值） 0h = -5% UV 检测 1h = -10% UV 检测
3	LDO1_UV_THR	R/W	X	LDO1 的 UV 阈值选择位。仅在配置为 LDO 时适用。（来自 NVM 存储器的默认值） 0h = -5% UV 检测 1h = -10% UV 检测
2	GPIO_EN	R/W	X	GPIO 的启用和状态控制。该位启用 GPIO 功能并控制 GPIO 引脚的状态。（来自 NVM 存储器的默认值） 0h = 禁用 GPIO 功能。输出状态为低电平。 1h = 启用 GPIO 功能。输出状态为高电平。
1	GPO2_EN	R/W	X	GPO2 的启用和状态控制。该位启用 GPO2 功能并控制 GPO2 引脚的状态。（来自 NVM 存储器的默认值） 0h = 禁用 GPO2。输出状态为低电平。 1h = 启用 GPO2。输出状态为高阻态。
0	GPO1_EN	R/W	X	GPO1 的启用和状态控制。该位启用 GPO1 功能并控制 GPO1 引脚的状态。（来自 NVM 存储器的默认值） 0h = 禁用 GPO1。输出状态为低电平。 1h = 启用 GPO1。输出状态为高阻态。

Copyright © 2025 Texas Instruments Incorporated

7.7.32 MFP_1_CONFIG 寄存器（偏移 = 1Fh）[复位 = X]

图 7-48 展示了 MFP_1_CONFIG，表 7-40 中对此进行了介绍。

返回到汇总表。

图 7-48. MFP_1_CONFIG 寄存器

7	6	5	4	3	2	1	0
MODE_I2C_CTRL	VSEL_SD_I2C_CTRL	MODE_RESET_POLARITY	MODE_STBY_POLARITY	MULTI_DEVICE_ENABLE	VSEL_RAIL	VSEL_SD_POLARITY	VSEL_DDR_SD
R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X

表 7-40. MFP_1_CONFIG 寄存器字段说明

位	字段	类型	复位	说明
7	MODE_I2C_CTRL	R/W	X	使用 I2C 进行 MODE 控制。通过 MODE/RESET 和/或 MODE/STBY 引脚与 MODE 控制合并。请参阅数据表中的表格。（来自 NVM 存储器的默认值） 0h = 自动 PFM 1h = 强制 PWM
6	VSEL_SD_I2C_CTRL	R/W	X	使用 I2C 进行 VSEL_SD 控制。仅在 VSEL_SD/VSEL_DDR 引脚配置为“VSEL_DDR”时适用。（来自 NVM 存储器的默认值） 0h = 1.8V 1h = LDOx_VOUT 寄存器设置
5	MODE_RESET_POLARITY	R/W	X	MODE_RESET 引脚极性配置。注意：可以在操作期间更改，但请考虑即时反应：模式更改或进入复位状态！（来自 NVM 存储器的默认值） 0h = [如果配置为 MODE] 低电平 - 自动 PFM/高电平 - 强制 PWM。[如果配置为 RESET] 低电平 - 复位/高电平 - 正常操作。 1h = [如果配置为 MODE] 高电平 - 自动 PFM/低电平 - 强制 PWM。[如果配置为 RESET] 高电平 - 复位/低电平 - 正常操作。
4	MODE_STBY_POLARITY	R/W	X	MODE_STBY 引脚极性配置。注意：可以在操作期间更改，但请考虑即时反应：模式更改或状态更改！（来自 NVM 存储器的默认值） 0h = [如果配置为 MODE] 低电平 - 自动 PFM/高电平 - 强制 PWM。[如果配置为 STBY] 低电平 - STBY 状态/高电平 - ACTIVE 状态。 1h = [如果配置为 MODE] 高电平 - 自动 PFM/低电平 - 强制 PWM。[如果配置为 STBY] 高电平 - STBY 状态/低电平 - ACTIVE 状态。
3	MULTI_DEVICE_ENABLE	R/W	X	将器件配置为单个器件（其中 GPO 用作 GPO 功能），或配置为多器件（其中 GPO 用于与其他器件同步）。注意：仅在 INITIALIZE 状态下更改！（来自 NVM 存储器的默认值） 0h = 单器件配置，GPIO 引脚配置为 GPO 1h = 多器件配置，GPIO 引脚配置为 GPIO
2	VSEL_RAIL	R/W	X	LDO 由 VSEL_SD/VSEL_DDR 控制。注意：仅在 INITIALIZE 状态下更改！（NVM 存储器的默认值） 0h = LDO1 1h = LDO2
1	VSEL_SD_POLARITY	R/W	X	SD 卡电压选择。注意：可以在操作期间更改，但请考虑即时反应：SD 卡电源电压更改！（NVM 存储器的默认设置） 0h = 低电平 - 1.8V/高电平 - LDOx_VOUT 寄存器设置 1h = 高电平 - 1.8V/低电平 - LDOx_VOUT 寄存器设置
0	VSEL_DDR_SD	R/W	X	VSEL_SD/VSEL_DDR 配置。注意：仅在 INITIALIZE 状态下更改！（来自 NVM 存储器的默认值） 0h = VSEL 引脚配置为 DDR，以设置 Buck3 上的电压 1h = VSEL 引脚配置为 SD，以设置 VSEL_RAIL 上的电压

Copyright © 2025 Texas Instruments Incorporated

7.7.33 MFP_2_CONFIG 寄存器（偏移 = 20h）[复位 = X]

图 7-49 展示了 MFP_2_CONFIG，表 7-41 中对此进行了介绍。

返回到汇总表。

图 7-49. MFP_2_CONFIG 寄存器

7	6	5	4	3	2	1	0
PU_ON_FSD	WARM_COLD_RESET_CONFIG	EN_PB_VSENSE_CONFIG		EN_PB_VSENSE_DEGL	MODE_RESET_CONFIG	MODE_STBY_CONFIG	
R/W-X	R/W-X	R/W-X		R/W-X	R/W-X	R/W-X	

表 7-41. MFP_2_CONFIG 寄存器字段说明

位	字段	类型	复位	说明
7	PU_ON_FSD	R/W	X	首次电源检测 (FSD) 时上电。因此，当应用 VSYS 时，即使 EN/PB/VSENSE 引脚处于 OFF_REQ 状态，器件也会上电至 ACTIVE 状态。（来自 NVM 存储器的默认值） 0h = 禁用首次电源检测 (FSD)。 1h = 启用首次电源检测 (FSD)。
6	WARM_COLD_RESET_CONFIG	R/W	X	当通过 MODE/RESET 引脚触发 RESET 事件时，在 WARM 复位或 COLD 复位之间进行选择（不适用于通过 I2C 进行的 RESET）（来自 NVM 存储器的默认值） 0h = COLD RESET 1h = WARM RESET
5-4	EN_PB_VSENSE_CONFIG	R/W	X	启用/按钮/VSENSE 配置。加载 NVM 后，请勿通过 I2C 进行更改（除非是作为对 NVM 进行编程前的前奏）（来自 NVM 存储器的默认值） 0h = 器件启用配置 1h = 按钮配置 2h = VSENSE 配置 3h = 器件启用配置
3	EN_PB_VSENSE_DEGL	R/W	X	使能/按钮/VSENSE 抗尖峰脉冲。注意：仅在 INITIALIZE 状态下更改！考虑从 EN/VSENSE 更改为 PB 或反向更改时的即时反应：上电！（来自 NVM 存储器的默认值） 0h = 短（典型值：EN/VSENSE 为 120us，PB 为 200ms） 1h = 长（典型值：EN/VSENSE 为 50ms，PB 为 600ms）
2	MODE_RESET_CONFIG	R/W	X	MODE/RESET 配置（来自 NVM 存储器的默认值） 0h = MODE 1h = RESET
1-0	MODE_STBY_CONFIG	R/W	X	MODE_STDBY 配置（来自 NVM 存储器的默认值） 0h = MODE 1h = STBY 2h = MODE 和 STBY 3h = MODE

Copyright © 2025 Texas Instruments Incorporated

7.7.34 STBY_1_CONFIG 寄存器（偏移 = 21h）[复位 = X]

图 7-50 展示了 STBY_1_CONFIG，表 7-42 中对此进行了介绍。

返回到汇总表。

图 7-50. STBY_1_CONFIG 寄存器

7	6	5	4	3	2	1	0
RESERVED	LDO4_STBY_EN	LDO3_STBY_EN	LDO2_STBY_EN	LDO1_STBY_EN	BUCK3_STBY_EN	BUCK2_STBY_EN	BUCK1_STBY_EN
R-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X

表 7-42. STBY_1_CONFIG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	X	保留
6	LDO4_STBY_EN	R/W	X	在 STANDBY 状态下启用 LDO4。（来自 NVM 存储器的默认值） 0h = 在 STBY 模式下禁用 1h = 在 STBY 模式下启用
5	LDO3_STBY_EN	R/W	X	在 STANDBY 状态下启用 LDO3。（来自 NVM 存储器的默认值） 0h = 在 STBY 模式下禁用 1h = 在 STBY 模式下启用
4	LDO2_STBY_EN	R/W	X	在 STANDBY 状态下启用 LDO2。（来自 NVM 存储器的默认值） 0h = 在 STBY 模式下禁用 1h = 在 STBY 模式下启用
3	LDO1_STBY_EN	R/W	X	在 STANDBY 状态下启用 LDO1。（来自 NVM 存储器的默认值） 0h = 在 STBY 模式下禁用 1h = 在 STBY 模式下启用
2	BUCK3_STBY_EN	R/W	X	在 STANDBY 状态下启用 BUCK3。（来自 NVM 存储器的默认值） 0h = 在 STBY 模式下禁用 1h = 在 STBY 模式下启用
1	BUCK2_STBY_EN	R/W	X	在 STANDBY 状态下启用 BUCK2。（来自 NVM 存储器的默认值） 0h = 在 STBY 模式下禁用 1h = 在 STBY 模式下启用
0	BUCK1_STBY_EN	R/W	X	在 STANDBY 状态下启用 BUCK1。（来自 NVM 存储器的默认值） 0h = 在 STBY 模式下禁用 1h = 在 STBY 模式下启用

Copyright © 2025 Texas Instruments Incorporated

7.7.35 STBY_2_CONFIG 寄存器（偏移 = 22h）[复位 = X]

图 7-51 展示了 STBY_2_CONFIG，表 7-43 中对此进行了介绍。

返回到汇总表。

图 7-51. STBY_2_CONFIG 寄存器

7	6	5	4	3	2	1	0
保留	RESERVED	RESERVED	RESERVED	RESERVED	GPIO_STBY_EN	GPO2_STBY_EN	GPO1_STBY_EN
R-X	R-X	R-X	R-X	R-X	R/W-X	R/W-X	R/W-X

表 7-43. STBY_2_CONFIG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	X	保留
6	RESERVED	R	X	保留
5	RESERVED	R	X	保留
4	RESERVED	R	X	保留
3	RESERVED	R	X	保留
2	GPIO_STBY_EN	R/W	X	在 STANDBY 状态下启用 GPIO。（来自 NVM 存储器的默认值） 0h = 在 STBY 模式下禁用 1h = 在 STBY 模式下启用
1	GPO2_STBY_EN	R/W	X	在 STANDBY 状态下启用 GPO2。（来自 NVM 存储器的默认值） 0h = 在 STBY 模式下禁用 1h = 在 STBY 模式下启用
0	GPO1_STBY_EN	R/W	X	在 STANDBY 状态下启用 GPO1。（来自 NVM 存储器的默认值） 0h = 在 STBY 模式下禁用 1h = 在 STBY 模式下启用

Copyright © 2025 Texas Instruments Incorporated

7.7.36 OC_DEGL_CONFIG 寄存器（偏移 = 23h）[复位 = X]

图 7-52 展示了 OC_DEGL_CONFIG，表 7-44 中对此进行了介绍。

返回到汇总表。

图 7-52. OC_DEGL_CONFIG 寄存器

7	6	5	4	3	2	1	0
RESERVED	EN_LONG_DEGL_FOR_OC_LDO4	EN_LONG_DEGL_FOR_OC_LDO3	EN_LONG_DEGL_FOR_OC_LDO2	EN_LONG_DEGL_FOR_OC_LDO1	EN_LONG_DEGL_FOR_OC_BUCK3	EN_LONG_DEGL_FOR_OC_BUCK2	EN_LONG_DEGL_FOR_OC_BUCK1
R-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X

表 7-44. OC_DEGL_CONFIG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	X	保留
6	EN_LONG_DEGL_FOR_OC_LDO4	R/W	X	该位置位时，启用 LDO4 过流信号的长抗尖峰脉冲选项。清除时，启用 LDO4 过流信号的短抗尖峰脉冲选项。（来自 NVM 存储器的默认值） 0h = LDO4 过流信号的抗尖峰脉冲持续时间为大约 20µs 1h = LDO4 过流信号的抗尖峰脉冲持续时间为大约 2ms
5	EN_LONG_DEGL_FOR_OC_LDO3	R/W	X	该位置位时，启用 LDO3 过流信号的长抗尖峰脉冲选项。清除时，启用 LDO3 过流信号的短抗尖峰脉冲选项。（来自 NVM 存储器的默认值） 0h = LDO3 过流信号的抗尖峰脉冲持续时间为大约 20µs 1h = LDO3 过流信号的抗尖峰脉冲持续时间为大约 2ms
4	EN_LONG_DEGL_FOR_OC_LDO2	R/W	X	该位置位时，启用 LDO2 过流信号的长抗尖峰脉冲选项。清除时，启用 LDO2 过流信号的短抗尖峰脉冲选项。（来自 NVM 存储器的默认值） 0h = LDO2 过流信号的抗尖峰脉冲持续时间为大约 20µs 1h = LDO2 过流信号的抗尖峰脉冲持续时间为大约 2ms
3	EN_LONG_DEGL_FOR_OC_LDO1	R/W	X	该位置位时，启用 LDO1 过流信号的长抗尖峰脉冲选项。清除时，启用 LDO1 过流信号的短抗尖峰脉冲选项。（来自 NVM 存储器的默认值） 0h = LDO1 过流信号的抗尖峰脉冲持续时间为大约 20µs 1h = LDO1 过流信号的抗尖峰脉冲持续时间为大约 2ms
2	EN_LONG_DEGL_FOR_OC_BUCK3	R/W	X	该位置位时，启用 BUCK3 过流信号的长抗尖峰脉冲选项。清除时，启用 BUCK3 过流信号的短抗尖峰脉冲选项。（来自 NVM 存储器的默认值） 0h = BUCK3 过流信号（高侧过流、低侧过流和低侧反向/负过流）的抗尖峰脉冲持续时间大约为 20µs 1h = BUCK3 过流信号（高侧过流、低侧过流和低侧反向/负过流）的抗尖峰脉冲持续时间为大约 ms
1	EN_LONG_DEGL_FOR_OC_BUCK2	R/W	X	该位置位时，启用 BUCK2 过流信号的长抗尖峰脉冲选项。清除时，启用 BUCK2 过流信号的短抗尖峰脉冲选项。（来自 NVM 存储器的默认值） 0h = BUCK2 过流信号（高侧过流、低侧过流和低侧反向/负过流）的抗尖峰脉冲持续时间大约为 20µs 1h = BUCK2 过流信号（高侧过流、低侧过流和低侧反向/负过流）的抗尖峰脉冲持续时间为大约 2ms
0	EN_LONG_DEGL_FOR_OC_BUCK1	R/W	X	该位置位时，启用 BUCK1 过流信号的长抗尖峰脉冲选项。清除时，启用 BUCK1 过流信号的短抗尖峰脉冲选项。（来自 NVM 存储器的默认值） 0h = BUCK1 过流信号（高侧过流、低侧过流和低侧反向/负过流）的抗尖峰脉冲持续时间大约为 20µs 1h = BUCK1 过流信号（高侧过流、低侧过流和低侧反向/负过流）的抗尖峰脉冲持续时间为大约 2ms

Copyright © 2025 Texas Instruments Incorporated

7.7.37 INT_MASK_UV 寄存器（偏移 = 24h）[复位 = X]

图 7-53 展示了 INT_MASK_UV，表 7-45 中对此进行了介绍。

返回到汇总表。

图 7-53. INT_MASK_UV 寄存器

7	6	5	4	3	2	1	0
MASK_RETRY_COUNT	BUCK3_UV_MASK	BUCK2_UV_MASK	BUCK1_UV_MASK	LDO4_UV_MASK	LDO3_UV_MASK	LDO2_UV_MASK	LDO1_UV_MASK
R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X

表 7-45. INT_MASK_UV 寄存器字段说明

位	字段	类型	复位	说明
7	MASK_RETRY_COUNT	R/W	X	该位置位时，器件甚至可以在重试两次后上电。（来自 NVM 存储器的默认值） 0h = 器件最多重试 2 次，然后保持关闭 1h = 器件无限次重试
6	BUCK3_UV_MASK	R/W	X	BUCK3 欠压屏蔽。（来自 NVM 存储器的默认值） 0h = 未屏蔽（报告故障） 1h = 已屏蔽（未报告故障）
5	BUCK2_UV_MASK	R/W	X	BUCK2 欠压屏蔽。（来自 NVM 存储器的默认值） 0h = 未屏蔽（报告故障） 1h = 已屏蔽（未报告故障）
4	BUCK1_UV_MASK	R/W	X	BUCK1 欠压屏蔽。（来自 NVM 存储器的默认值） 0h = 未屏蔽（报告故障） 1h = 已屏蔽（未报告故障）
3	LDO4_UV_MASK	R/W	X	LDO4 欠压屏蔽 - 在 BYP 或 LSW 模式下始终屏蔽。（来自 NVM 存储器的默认值） 0h = 未屏蔽（报告故障） 1h = 已屏蔽（未报告故障）
2	LDO3_UV_MASK	R/W	X	LDO3 欠压屏蔽 - 在 BYP 或 LSW 模式下始终屏蔽。（来自 NVM 存储器的默认值） 0h = 未屏蔽（报告故障） 1h = 已屏蔽（未报告故障）
1	LDO2_UV_MASK	R/W	X	LDO2 欠压屏蔽 - 在 BYP 或 LSW 模式下始终屏蔽。（来自 NVM 存储器的默认值） 0h = 未屏蔽（报告故障） 1h = 已屏蔽（未报告故障）
0	LDO1_UV_MASK	R/W	X	LDO1 欠压屏蔽 - 在 BYP 或 LSW 模式下始终屏蔽。（来自 NVM 存储器的默认值） 0h = 未屏蔽（报告故障） 1h = 已屏蔽（未报告故障）

Copyright © 2025 Texas Instruments Incorporated

7.7.38 MASK_CONFIG 寄存器（偏移 = 25h）[复位 = X]

图 7-54 展示了 MASK_CONFIG，表 7-46 中对此进行了介绍。

返回到汇总表。

图 7-54. MASK_CONFIG 寄存器

7	6	5	4	3	2	1	0
MASK_INT_FOR_PB	MASK_EFFECT		MASK_INT_FOR_RV	SENSOR_0_WARM_MASK	SENSOR_1_WARM_MASK	SENSOR_2_WARM_MASK	SENSOR_3_WARM_MASK
R/W-X	R/W-X		R/W-X	R/W-X	R/W-X	R/W-X	R/W-X

表 7-46. MASK_CONFIG 寄存器字段说明

位	字段	类型	复位	说明
7	MASK_INT_FOR_PB	R/W	X	用于控制 nINT 引脚是否对按钮 (PB) 按下/释放事件敏感的屏蔽位。（来自 NVM 存储器的默认值） 0h = 未屏蔽（对于任何 PB 事件，nINT 均拉至低电平） 1h = 屏蔽（nINT 对任何 PB 事件均不敏感）
6-5	MASK_EFFECT	R/W	X	屏蔽的影响（全局）（来自 NVM 存储器的默认值） 0h = 无状态变化，nINT 无反应，不针对故障设置位 1h = 无状态变化，nINT 无反应，针对故障设置位 2h = 无状态变化，nINT 有反应，针对故障设置位（与 11b 相同） 3h = 无状态变化，nINT 有反应，为故障设置位（与 10b 相同）
4	MASK_INT_FOR_RV	R/W	X	用于控制 nINT 引脚是否对 RV（残余电压）事件敏感的屏蔽位。（来自 NVM 存储器的默认值） 0h = 未屏蔽（在转换至 ACTIVE 状态期间或启用电源轨期间，对于任何 RV 事件，nINT 均拉至低电平） 1h = 屏蔽（nINT 对任何 RV 事件均不敏感）
3	SENSOR_0_WARM_MASK	R/W	X	芯片温度热故障屏蔽，传感器 0。（来自 NVM 存储器的默认值） 0h = 未屏蔽（报告故障） 1h = 已屏蔽（未报告故障）
2	SENSOR_1_WARM_MASK	R/W	X	芯片温度热故障屏蔽，传感器 1。（来自 NVM 存储器的默认值） 0h = 未屏蔽（报告故障） 1h = 已屏蔽（未报告故障）
1	SENSOR_2_WARM_MASK	R/W	X	芯片温度热故障屏蔽，传感器 2。（来自 NVM 存储器的默认值） 0h = 未屏蔽（报告故障） 1h = 已屏蔽（未报告故障）
0	SENSOR_3_WARM_MASK	R/W	X	芯片温度热故障屏蔽，传感器 3。（来自 NVM 存储器的默认值） 0h = 未屏蔽（报告故障） 1h = 已屏蔽（未报告故障）

Copyright © 2025 Texas Instruments Incorporated

7.7.39 I2C_ADDRESS_REG 寄存器（偏移 = 26h）[复位 = X]

图 7-55 展示了 I2C_ADDRESS_REG，表 7-47 中对此进行了介绍。

返回到汇总表。

图 7-55. I2C_ADDRESS_REG 寄存器

7	6	5	4	3	2	1	0
DIY_NVM_PROGRAM_CMD_ISSUED	I2C_ADDRESS						
R/W-X	R/W-X						

表 7-47. I2C_ADDRESS_REG 寄存器字段说明

位	字段	类型	复位	说明
7	DIY_NVM_PROGRAM_CMD_ISSUED	R/W	X	指示是否尝试了 DIY 编程命令的位。一旦置位，将始终保持置位状态。（来自 NVM 存储器的默认值） 0h = NVM 数据未更改 1h = NVM 数据尝试通过 DIY 编程命令更改
6-0	I2C_ADDRESS	R/W	X	I2C 从地址。注意：可以在操作期间更改，但请考虑即时反应：新的读/写地址！（来自 NVM 存储器的默认值）

Copyright © 2025 Texas Instruments Incorporated

7.7.40 USER_GENERAL_NVM_STORAGE_REG 寄存器（偏移 = 27h）[复位 = X]

图 7-56 展示了 USER_GENERAL_NVM_STORAGE_REG，表 7-48 中对此进行了介绍。

返回到汇总表。

图 7-56. USER_GENERAL_NVM_STORAGE_REG 寄存器

7	6	5	4	3	2	1	0
USER_GENERAL_NVM_STORAGE							
R/W-X							

表 7-48. USER_GENERAL_NVM_STORAGE_REG 寄存器字段说明

位	字段	类型	复位	说明
7-0	USER_GENERAL_NVM_STORAGE	R/W	X	基于 8 位 NVM 的寄存器可供用户用来存储用户数据（例如客户修改的 NVM 版本的 NVM-ID），或者用于其他用途。（来自 NVM 存储器的默认值）

Copyright © 2025 Texas Instruments Incorporated

7.7.41 MANUFACTURING_VER 寄存器（偏移 = 28h）[复位 = 00h]

图 7-57 展示了 MANUFACTURING_VER，表 7-49 中对此进行了介绍。

返回到汇总表。

图 7-57. MANUFACTURING_VER 寄存器

7	6	5	4	3	2	1	0
SILICON_REV							
R-0h							

表 7-49. MANUFACTURING_VER 寄存器字段说明

位	字段	类型	复位	说明
7-0	SILICON_REV	R	0h	SILICON_REV[7:6] - 保留 SILICON_REV[5:3] - ALR SILICON_REV[2:0] - 金属器件修订版 - 硬接线（不受 NVM 控制）

Copyright © 2025 Texas Instruments Incorporated

7.7.42 MFP_CTRL 寄存器（偏移 = 29h）[复位 = X]

图 7-58 展示了 MFP_CTRL，表 7-50 中对此进行了介绍。

返回到汇总表。

图 7-58. MFP_CTRL 寄存器

7	6	5	4	3	2	1	0
保留	RESERVED	RESERVED	GPIO_STATUS	WARM_RESET_I2C_CTRL	COLD_RESET_I2C_CTRL	STBY_I2C_CTRL	I2C_OFF_REQ
R-X	R-X	R-X	R-0h	R/WSelfClrF-0h	R/W-0h	R/W-0h	R/WSelfClrF-0h

表 7-50. MFP_CTRL 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	X	保留
6	RESERVED	R	X	保留
5	RESERVED	R	X	保留
4	GPIO_STATUS	R	0h	指示 GPIO 引脚的实时值 0h = GPIO 引脚当前为“0” 1h = GPIO 引脚当前为“1”
3	WARM_RESET_I2C_CTRL	R/WSelfClrF	0h	当写为“1”时，触发 WARM RESET。注意：该位会自动清除，因此写入后不能读为“1”。 0h = 正常运行 1h = WARM_RESET
2	COLD_RESET_I2C_CTRL	R/W	0h	当设置为高电平时触发 COLD RESET。进入 INITIALIZE 状态时清除。 0h = 正常运行 1h = COLD_RESET
1	STBY_I2C_CTRL	R/W	0h	使用 I2C. 进行 STBY 控制。通过 MODE/STBY 引脚与 STBY 控制合并。请参阅规格中的表格。 0h = 正常运行 1h = STBY 模式
0	I2C_OFF_REQ	R/WSelfClrF	0h	将“1”写入此位时：触发 OFF 请求。设置为“0”时：没有影响。可自行清除。 0h = 没有影响 1h = 触发 OFF 请求

Copyright © 2025 Texas Instruments Incorporated

7.7.43 DISCHARGE_CONFIG 寄存器（偏移 = 2Ah）[复位 = X]

图 7-59 展示了 DISCHARGE_CONFIG，表 7-51 中对此进行了介绍。

返回到汇总表。

图 7-59. DISCHARGE_CONFIG 寄存器

7	6	5	4	3	2	1	0
RESERVED	LDO4_DISCHARGE_EN	LDO3_DISCHARGE_EN	LDO2_DISCHARGE_EN	LDO1_DISCHARGE_EN	BUCK3_DISCHARGE_EN	BUCK2_DISCHARGE_EN	BUCK1_DISCHARGE_EN
R-X	R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h	R/W-1h

表 7-51. DISCHARGE_CONFIG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	X	保留
6	LDO4_DISCHARGE_EN	R/W	1h	LDO4 的放电设置 0h = 无放电 1h = 250 Ω
5	LDO3_DISCHARGE_EN	R/W	1h	LDO3 的放电设置 0h = 无放电 1h = 250 Ω
4	LDO2_DISCHARGE_EN	R/W	1h	LDO2 的放电设置 0h = 无放电 1h = 200 Ω
3	LDO1_DISCHARGE_EN	R/W	1h	LDO1 的放电设置 0h = 无放电 1h = 200 Ω
2	BUCK3_DISCHARGE_EN	R/W	1h	BUCK3 的放电设置 0h = 无放电 1h = 125 Ω
1	BUCK2_DISCHARGE_EN	R/W	1h	BUCK2 的放电设置 0h = 无放电 1h = 125 Ω
0	BUCK1_DISCHARGE_EN	R/W	1h	BUCK1 的放电设置 0h = 无放电 1h = 125 Ω

Copyright © 2025 Texas Instruments Incorporated

7.7.44 INT_SOURCE 寄存器（偏移 = 2Bh）[复位 = 00h]

图 7-60 展示了 INT_SOURCE，表 7-52 中对此进行了介绍。

返回到汇总表。

图 7-60. INT_SOURCE 寄存器

7	6	5	4	3	2	1	0
INT_PB_IS_SET	INT_LDO_3_4_IS_SET	INT_LDO_1_2_IS_SET	INT_BUCK_3_IS_SET	INT_BUCK_1_2_IS_SET	INT_SYSTEM_IS_SET	INT_RV_IS_SET	INT_TIMEOUT_RV_SD_IS_SET
R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h

表 7-52. INT_SOURCE 寄存器字段说明

位	字段	类型	复位	说明
7	INT_PB_IS_SET	R	0h	寄存器 INT_PB 中存在一个或多个 INT 源 0h = INT_PB 中未设置位 1h = INT_PB 中设置了一个或多个位
6	INT_LDO_3_4_IS_SET	R	0h	寄存器 INT_LDO_3_4 中存在一个或多个 INT 源 0h = INT_LDO_3_4 中未设置位 1h = INT_LDO_3_4 中设置了一个或多个位
5	INT_LDO_1_2_IS_SET	R	0h	寄存器 INT_LDO_1_2 中存在一个或多个 INT 源 0h = INT_LDO_1_2 中未设置位 1h = INT_LDO_1_2 中设置了一个或多个位
4	INT_BUCK_3_IS_SET	R	0h	寄存器 INT_BUCK_3 中存在一个或多个 INT 源 0h = INT_BUCK_3 中未设置位 1h = INT_BUCK_3 中设置了一个或多个位
3	INT_BUCK_1_2_IS_SET	R	0h	寄存器 INT_BUCK_1_2 中存在一个或多个 INT 源 0h = INT_BUCK_1_2 中未设置位 1h = INT_BUCK_1_2 中设置了一个或多个位
2	INT_SYSTEM_IS_SET	R	0h	寄存器 INT_SYSTEM 中存在一个或多个 INT 源 0h = INT_SYSTEM 中未设置位 1h = INT_SYSTEM 中设置了一个或多个位
1	INT_RV_IS_SET	R	0h	寄存器 INT_RV 中存在一个或多个 INT 源 0h = INT_RV 中未设置位 1h = INT_RV 中设置了一个或多个位
0	INT_TIMEOUT_RV_SD_IS_SET	R	0h	寄存器 INT_TIMEOUT_RV_SD 中存在一个或多个 INT 源 0h = INT_TIMEOUT_RV_SD 中未设置位 1h = INT_TIMEOUT_RV_SD 中设置了一个或多个位

Copyright © 2025 Texas Instruments Incorporated

7.7.45 INT_LDO_3_4 寄存器（偏移 = 2Ch）[复位 = X]

图 7-61 展示了 INT_LDO_3_4，表 7-53 中对此进行了介绍。

返回到汇总表。

图 7-61. INT_LDO_3_4 寄存器

7	6	5	4	3	2	1	0
保留	RESERVED	LDO4_UV	LDO4_OC	LDO4_SCG	LDO3_UV	LDO3_OC	LDO3_SCG
R-X	R-X	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h

表 7-53. INT_LDO_3_4 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	X	保留
6	RESERVED	R	X	保留
5	LDO4_UV	R/W1C	0h	LDO4 欠压故障。如果寄存器 INT_MASK_UV 中相应的 *_UV_MASK 位为“1”，则在转换至 INITIALIZE 状态时是否自动清除 0h = 未检测到故障 1h = 检测到故障
4	LDO4_OC	R/W1C	0h	LDO4 过流故障。 0h = 未检测到故障 1h = 检测到故障
3	LDO4_SCG	R/W1C	0h	LDO4 接地短路故障 0h = 未检测到故障 1h = 检测到故障
2	LDO3_UV	R/W1C	0h	LDO3 欠压故障。如果寄存器 INT_MASK_UV 中相应的 *_UV_MASK 位为“1”，则在转换至 INITIALIZE 状态时是否自动清除 0h = 未检测到故障 1h = 检测到故障
1	LDO3_OC	R/W1C	0h	LDO3 过流故障 0h = 未检测到故障 1h = 检测到故障
0	LDO3_SCG	R/W1C	0h	LDO3 接地短路故障 0h = 未检测到故障 1h = 检测到故障

Copyright © 2025 Texas Instruments Incorporated

7.7.46 INT_LDO_1_2 寄存器（偏移 = 2Dh）[复位 = X]

图 7-62 展示了 INT_LDO_1_2，表 7-54 中对此进行了介绍。

返回到汇总表。

图 7-62. INT_LDO_1_2 寄存器

7	6	5	4	3	2	1	0
保留	RESERVED	LDO2_UV	LDO2_OC	LDO2_SCG	LDO1_UV	LDO1_OC	LDO1_SCG
R-X	R-X	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h

表 7-54. INT_LDO_1_2 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	X	保留
6	RESERVED	R	X	保留
5	LDO2_UV	R/W1C	0h	LDO2 欠压故障。如果寄存器 INT_MASK_UV 中相应的 *_UV_MASK 位为“1”，则在转换至 INITIALIZE 状态时是否自动清除 0h = 未检测到故障 1h = 检测到故障
4	LDO2_OC	R/W1C	0h	LDO2 过流故障 0h = 未检测到故障 1h = 检测到故障
3	LDO2_SCG	R/W1C	0h	LDO2 接地短路故障 0h = 未检测到故障 1h = 检测到故障
2	LDO1_UV	R/W1C	0h	LDO1 欠压故障。如果寄存器 INT_MASK_UV 中相应的 *_UV_MASK 位为“1”，则在转换至 INITIALIZE 状态时是否自动清除 0h = 未检测到故障 1h = 检测到故障
1	LDO1_OC	R/W1C	0h	LDO1 过流故障 0h = 未检测到故障 1h = 检测到故障
0	LDO1_SCG	R/W1C	0h	LDO1 接地短路故障 0h = 未检测到故障 1h = 检测到故障

Copyright © 2025 Texas Instruments Incorporated

7.7.47 INT_BUCK_3 寄存器（偏移 = 2Eh）[复位 = X]

图 7-63 展示了 INT_BUCK_3，表 7-55 中对此进行了介绍。

返回到汇总表。

图 7-63. INT_BUCK_3 寄存器

7	6	5	4	3	2	1	0
保留	RESERVED	RESERVED	RESERVED	BUCK3_UV	BUCK3_NEG_OC	BUCK3_OC	BUCK3_SCG
R-X	R-X	R-X	R-X	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h

表 7-55. INT_BUCK_3 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	X	保留
6	RESERVED	R	X	保留
5	RESERVED	R	X	保留
4	RESERVED	R	X	保留
3	BUCK3_UV	R/W1C	0h	BUCK3 欠压故障。如果寄存器 INT_MASK_UV 中相应的 *_UV_MASK 位为“1”，则在转换至 INITIALIZE 状态时是否自动清除 0h = 未检测到故障 1h = 检测到故障
2	BUCK3_NEG_OC	R/W1C	0h	BUCK3 负过流故障 0h = 未检测到故障 1h = 检测到故障
1	BUCK3_OC	R/W1C	0h	BUCK3 正过流故障 0h = 未检测到故障 1h = 检测到故障
0	BUCK3_SCG	R/W1C	0h	BUCK3 接地短路故障 0h = 未检测到故障 1h = 检测到故障

Copyright © 2025 Texas Instruments Incorporated

7.7.48 INT_BUCK_1_2 寄存器（偏移 = 2Fh）[复位 = 00h]

图 7-64 展示了 INT_BUCK_1_2，表 7-56 中对此进行了介绍。

返回到汇总表。

图 7-64. INT_BUCK_1_2 寄存器

7	6	5	4	3	2	1	0
BUCK2_UV	BUCK2_NEG_OC	BUCK2_OC	BUCK2_SCG	BUCK1_UV	BUCK1_NEG_OC	BUCK1_OC	BUCK1_SCG
R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h

表 7-56. INT_BUCK_1_2 寄存器字段说明

位	字段	类型	复位	说明
7	BUCK2_UV	R/W1C	0h	BUCK2 欠压故障。如果寄存器 INT_MASK_UV 中相应的 *_UV_MASK 位为“1”，则在转换至 INITIALIZE 状态时是否自动清除 0h = 未检测到故障 1h = 检测到故障
6	BUCK2_NEG_OC	R/W1C	0h	BUCK2 负过流故障 0h = 未检测到故障 1h = 检测到故障
5	BUCK2_OC	R/W1C	0h	BUCK2 正过流故障 0h = 未检测到故障 1h = 检测到故障
4	BUCK2_SCG	R/W1C	0h	BUCK2 接地短路故障 0h = 未检测到故障 1h = 检测到故障
3	BUCK1_UV	R/W1C	0h	BUCK1 欠压故障。如果寄存器 INT_MASK_UV 中相应的 *_UV_MASK 位为“1”，则在转换至 INITIALIZE 状态时是否自动清除 0h = 未检测到故障 1h = 检测到故障
2	BUCK1_NEG_OC	R/W1C	0h	BUCK1 负过流故障 0h = 未检测到故障 1h = 检测到故障
1	BUCK1_OC	R/W1C	0h	BUCK1 正过流故障 0h = 未检测到故障 1h = 检测到故障
0	BUCK1_SCG	R/W1C	0h	BUCK1 接地短路故障 0h = 未检测到故障 1h = 检测到故障

Copyright © 2025 Texas Instruments Incorporated

7.7.49 INT_SYSTEM 寄存器（偏移 = 30h）[复位 = 00h]

图 7-65 展示了 INT_SYSTEM，表 7-57 中对此进行了介绍。

返回到汇总表。

图 7-65. INT_SYSTEM 寄存器

7	6	5	4	3	2	1	0
SENSOR_0_HOT	SENSOR_1_HOT	SENSOR_2_HOT	SENSOR_3_HOT	SENSOR_0_WARM	SENSOR_1_WARM	SENSOR_2_WARM	SENSOR_3_WARM
R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h

表 7-57. INT_SYSTEM 寄存器字段说明

位	字段	类型	复位	说明
7	SENSOR_0_HOT	R/W1C	0h	TSD 传感器 0 的过热检测 0h = 未检测到故障 1h = 检测到故障
6	SENSOR_1_HOT	R/W1C	0h	TSD 传感器 1 的过热检测 0h = 未检测到故障 1h = 检测到故障
5	SENSOR_2_HOT	R/W1C	0h	TSD 传感器 2 的过热检测 0h = 未检测到故障 1h = 检测到故障
4	SENSOR_3_HOT	R/W1C	0h	TSD 传感器 3 的过热检测 0h = 未检测到故障 1h = 检测到故障
3	SENSOR_0_WARM	R/W1C	0h	TSD 传感器 0 的温检测。如果寄存器 MASK_CONFIG 中相应的 *_WARM_MASK 位为“1”，则在转换至 INITIALIZE 状态时是否自动清除 0h = 未检测到故障 1h = 检测到故障
2	SENSOR_1_WARM	R/W1C	0h	TSD 传感器 1 的温检测。如果寄存器 MASK_CONFIG 中相应的 *_WARM_MASK 位为“1”，则在转换至 INITIALIZE 状态时是否自动清除 0h = 未检测到故障 1h = 检测到故障
1	SENSOR_2_WARM	R/W1C	0h	TSD 传感器 2 的温检测。如果寄存器 MASK_CONFIG 中相应的 *_WARM_MASK 位为“1”，则在转换至 INITIALIZE 状态时是否自动清除 0h = 未检测到故障 1h = 检测到故障
0	SENSOR_3_WARM	R/W1C	0h	TSD 传感器 3 的温检测。如果寄存器 MASK_CONFIG 中相应的 *_WARM_MASK 位为“1”，则在转换至 INITIALIZE 状态时是否自动清除 0h = 未检测到故障 1h = 检测到故障

Copyright © 2025 Texas Instruments Incorporated

7.7.50 INT_RV 寄存器（偏移 = 31h）[复位 = X]

图 7-66 展示了 INT_RV，表 7-58 中对此进行了介绍。

返回到汇总表。

图 7-66. INT_RV 寄存器

7	6	5	4	3	2	1	0
RESERVED	LDO4_RV	LDO3_RV	LDO2_RV	LDO1_RV	BUCK3_RV	BUCK2_RV	BUCK1_RV
R-X	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h

表 7-58. INT_RV 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	X	保留
6	LDO4_RV	R/W1C	0h	在电源轨开启期间，或在放电检查期间在电源时序进入 ACTIVE 状态之前的 4ms - 5ms 后，在 LDO4 电源轨上检测到 RV 事件 0h = 未检测到 RV 1h = 检测到 RV
5	LDO3_RV	R/W1C	0h	在电源轨开启期间，或在放电检查期间在电源时序进入 ACTIVE 状态之前的 4ms - 5ms 后，在 LDO3 电源轨上检测到 RV 事件 0h = 未检测到 RV 1h = 检测到 RV
4	LDO2_RV	R/W1C	0h	在电源轨开启期间，或在放电检查期间在电源时序进入 ACTIVE 状态之前的 4ms - 5ms 后，在 LDO2 电源轨上检测到 RV 事件 0h = 未检测到 RV 1h = 检测到 RV
3	LDO1_RV	R/W1C	0h	在电源轨开启期间，或在放电检查期间在电源时序进入 ACTIVE 状态之前的 4ms - 5ms 后，在 LDO1 电源轨上检测到 RV 事件 0h = 未检测到 RV 1h = 检测到 RV
2	BUCK3_RV	R/W1C	0h	在电源轨开启期间，或在放电检查期间在电源时序进入 ACTIVE 状态之前的 4ms - 5ms 后，在 BUCK3 电源轨上检测到 RV 事件 0h = 未检测到 RV 1h = 检测到 RV
1	BUCK2_RV	R/W1C	0h	在电源轨开启期间，或在放电检查期间在电源时序进入 ACTIVE 状态之前的 4ms - 5ms 后，在 BUCK2 电源轨上检测到 RV 事件 0h = 未检测到 RV 1h = 检测到 RV
0	BUCK1_RV	R/W1C	0h	在电源轨开启期间，或在放电检查期间在电源时序进入 ACTIVE 状态之前的 4ms - 5ms 后，在 BUCK1 电源轨上检测到 RV 事件 0h = 未检测到 RV 1h = 检测到 RV

Copyright © 2025 Texas Instruments Incorporated

7.7.51 INT_TIMEOUT_RV_SD 寄存器（偏移 = 32h）[复位 = 00h]

图 7-67 展示了 INT_TIMEOUT_RV_SD，表 7-59 中对此进行了介绍。

返回到汇总表。

图 7-67. INT_TIMEOUT_RV_SD 寄存器

7	6	5	4	3	2	1	0
TIMEOUT	LDO4_RV_SD	LDO3_RV_SD	LDO2_RV_SD	LDO1_RV_SD	BUCK3_RV_SD	BUCK2_RV_SD	BUCK1_RV_SD
R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h	R/W1C-0h

表 7-59. INT_TIMEOUT_RV_SD 寄存器字段说明

位	字段	类型	复位	说明
7	TIMEOUT	R/W1C	0h	在以下情况下，如果超时导致关闭，是否设置该位：1.转换到 ACTIVE 状态，并且一个或多个电源轨在指定时隙结束时未上升到超过 UV 电平（且该电源轨上的 UV 被配置为 SD 故障）。哪个/些电源轨由 INT_* 寄存器中的 *_UV 位指示。2.转换到 STANDBY 状态，并且一个或多个电源轨在指定时隙结束时未降至 SCG 电平以下，且为该电源轨启用了放电（哪个/些电源轨由该寄存器中相应的 RV_SD 位指示）。 0h = 由于发生了超时而没有 SD 1h = 由于发生了超时而发生了 SD
6	LDO4_RV_SD	R/W1C	0h	在以下情况下，LDO4 电源轨上的 RV 导致关断：1.转换到 STANDBY 状态，该电源轨在指定时隙结束时未放电，且该电源轨已启用放电功能。2.转换到 STANDBY 状态，转换过程中在该电源轨被禁用并启用放电功能后，在该电源轨上观察到 RV。3.转换到 ACTIVE 状态，转换过程中当该电源轨处于 OFF 状态时，在该电源轨上观察到 RV（预计电源轨将在时序进入 ACTIVE 状态之前放电）。4.该电源轨未放电，因此在开始从 STANDBY 状态转换到 ACTIVE 状态时尝试对所有电源轨进行放电时，导致超时 SD（在这种情况下，还会设置 TIMEOUT 位） 0h = 由于 LDO4 上发生了 RV/DISCHARGE_TIMEOUT 而没有 SD 1h = 由于 LDO4 上发生了 RV/DISCHARGE_TIMEOUT 而导致 SD
5	LDO3_RV_SD	R/W1C	0h	在以下情况下，LDO4 电源轨上的 RV 导致关断：1.转换到 STANDBY 状态，该电源轨在指定时隙结束时未放电，且该电源轨已启用放电功能。2.转换到 STANDBY 状态，转换过程中在该电源轨被禁用并启用放电功能后，在该电源轨上观察到 RV。3.转换到 ACTIVE 状态，转换过程中当该电源轨处于 OFF 状态时，在该电源轨上观察到 RV（预计电源轨将在时序进入 ACTIVE 状态之前放电）。4.该电源轨未放电，因此在开始从 STANDBY 状态转换到 ACTIVE 状态时尝试对所有电源轨进行放电时，导致超时 SD（在这种情况下，还会设置 TIMEOUT 位） 0h = 由于 LDO3 上发生了 RV/DISCHARGE_TIMEOUT 而没有 SD 1h = 由于 LDO3 上发生了 RV/DISCHARGE_TIMEOUT 而导致 SD
4	LDO2_RV_SD	R/W1C	0h	在以下情况下，LDO4 电源轨上的 RV 导致关断：1.转换到 STANDBY 状态，该电源轨在指定时隙结束时未放电，且该电源轨已启用放电功能。2.转换到 STANDBY 状态，转换过程中在该电源轨被禁用并启用放电功能后，在该电源轨上观察到 RV。3.转换到 ACTIVE 状态，转换过程中当该电源轨处于 OFF 状态时，在该电源轨上观察到 RV（预计电源轨将在时序进入 ACTIVE 状态之前放电）。4.该电源轨未放电，因此在开始从 STANDBY 状态转换到 ACTIVE 状态时尝试对所有电源轨进行放电时，导致超时 SD（在这种情况下，还会设置 TIMEOUT 位） 0h = 由于 LDO2 上发生了 RV/DISCHARGE_TIMEOUT 而没有 SD 1h = 由于 LDO2 上发生了 RV/DISCHARGE_TIMEOUT 而导致 SD

Copyright © 2025 Texas Instruments Incorporated

表 7-59. INT_TIMEOUT_RV_SD 寄存器字段说明（续）

位	字段	类型	复位	说明
3	LDO1_RV_SD	R/W1C	0h	在以下情况下，LDO4 电源轨上的 RV 导致关断：1.转换到 STANDBY 状态，该电源轨在指定时隙结束时未放电，且该电源轨已启用放电功能。2.转换到 STANDBY 状态，转换过程中在该电源轨被禁用并启用放电功能后，在该电源轨上观察到 RV。3.转换到 ACTIVE 状态，转换过程中当该电源轨处于 OFF 状态时，在该电源轨上观察到 RV（预计电源轨将在时序进入 ACTIVE 状态之前放电）。4.该电源轨未放电，因此在开始从 STANDBY 状态转换到 ACTIVE 状态时尝试对所有电源轨进行放电时，导致超时 SD（在这种情况下，还会设置 TIMEOUT 位） 0h = 由于 LDO1 上发生了 RV/DISCHARGE_TIMEOUT 而没有 SD 1h = 由于 LDO1 上发生了 RV/DISCHARGE_TIMEOUT 而导致 SD
2	BUCK3_RV_SD	R/W1C	0h	在以下情况下，LDO4 电源轨上的 RV 导致关断：1.转换到 STANDBY 状态，该电源轨在指定时隙结束时未放电，且该电源轨已启用放电功能。2.转换到 STANDBY 状态，转换过程中在该电源轨被禁用并启用放电功能后，在该电源轨上观察到 RV。3.转换到 ACTIVE 状态，转换过程中当该电源轨处于 OFF 状态时，在该电源轨上观察到 RV（预计电源轨将在时序进入 ACTIVE 状态之前放电）。4.该电源轨未放电，因此在开始从 STANDBY 状态转换到 ACTIVE 状态时尝试对所有电源轨进行放电时，导致超时 SD（在这种情况下，还会设置 TIMEOUT 位） 0h = 由于 BUCK3 上发生了 RV/DISCHARGE_TIMEOUT 而没有 SD 1h = 由于 BUCK3 上发生了 RV/DISCHARGE_TIMEOUT 而导致 SD
1	BUCK2_RV_SD	R/W1C	0h	在以下情况下，LDO4 电源轨上的 RV 导致关断：1.转换到 STANDBY 状态，该电源轨在指定时隙结束时未放电，且该电源轨已启用放电功能。2.转换到 STANDBY 状态，转换过程中在该电源轨被禁用并启用放电功能后，在该电源轨上观察到 RV。3.转换到 ACTIVE 状态，转换过程中当该电源轨处于 OFF 状态时，在该电源轨上观察到 RV（预计电源轨将在时序进入 ACTIVE 状态之前放电）。4.该电源轨未放电，因此在开始从 STANDBY 状态转换到 ACTIVE 状态时尝试对所有电源轨进行放电时，导致超时 SD（在这种情况下，还会设置 TIMEOUT 位） 0h = 由于 BUCK2 上发生了 RV/DISCHARGE_TIMEOUT 而没有 SD 1h = 由于 BUCK2 上发生了 RV/DISCHARGE_TIMEOUT 而导致 SD
0	BUCK1_RV_SD	R/W1C	0h	在以下情况下，LDO4 电源轨上的 RV 导致关断：1.转换到 STANDBY 状态，该电源轨在指定时隙结束时未放电，且该电源轨已启用放电功能。2.转换到 STANDBY 状态，转换过程中在该电源轨被禁用并启用放电功能后，在该电源轨上观察到 RV。3.转换到 ACTIVE 状态，转换过程中当该电源轨处于 OFF 状态时，在该电源轨上观察到 RV（预计电源轨将在时序进入 ACTIVE 状态之前放电）。4.该电源轨未放电，因此在开始从 STANDBY 状态转换到 ACTIVE 状态时尝试对所有电源轨进行放电时，导致超时 SD（在这种情况下，还会设置 TIMEOUT 位） 0h = 由于 BUCK1 上发生了 RV/DISCHARGE_TIMEOUT 而没有 SD 1h = 由于 BUCK1 上发生了 RV/DISCHARGE_TIMEOUT 而导致 SD

Copyright © 2025 Texas Instruments Incorporated

7.7.52 INT_PB 寄存器（偏移 = 33h）[复位 = X]

图 7-68 展示了 INT_PB，表 7-60 中对此进行了介绍。

返回到汇总表。

图 7-68. INT_PB 寄存器

7	6	5	4	3	2	1	0
保留	RESERVED	RESERVED	RESERVED	RESERVED	PB_REAL_TIME_STATUS	PB_RISING_EDGE_DETECTED	PB_FALLING_EDGE_DETECTED
R-X	R-X	R-X	R-X	R-X	R-1h	R/W1C-0h	R/W1C-0h

表 7-60. INT_PB 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	X	保留
6	RESERVED	R	X	保留
5	RESERVED	R	X	保留
4	RESERVED	R	X	保留
3	RESERVED	R	X	保留
2	PB_REAL_TIME_STATUS	R	1h	PB 引脚的抗尖峰脉冲 (64ms - 128ms) 实时状态。仅当 EN/PB/VSENSE 引脚配置为 PB 时有效。 0h = PB 的当前抗尖峰脉冲状态：按下 1h = PB 当前的抗尖峰脉冲状态：释放
1	PB_RISING_EDGE_DETECTED	R/W1C	0h	自上次清除该位以来，PB 释放的时间超过了抗尖峰脉冲周期 (64ms - 128ms)。设置此位后，将 nINT 引脚置为有效（如果将 MASK_INT_FOR_PB 位配置为“0”）。 0h =未检测到按钮释放 1h = 检测到按钮释放
0	PB_FALLING_EDGE_DETECTED	R/W1C	0h	自上次清除该位以来，PB 按下的时间超过了抗尖峰脉冲周期 (64ms - 128ms)。设置此位后，将 nINT 引脚置为有效（如果将 MASK_INT_FOR_PB 位配置为“0”）。 0h = 未检测到按钮按下 1h = 检测到按钮按下

Copyright © 2025 Texas Instruments Incorporated

7.7.53 USER_NVM_CMD_REG 寄存器（偏移 = 34h）[复位 = 00h]

图 7-69 展示了 USER_NVM_CMD_REG，表 7-61 中对此进行了介绍。

返回到汇总表。

图 7-69. USER_NVM_CMD_REG 寄存器

7	6	5	4	3	2	1	0
NVM_VERIFY_RESULT	CUST_NVM_VERIFY_DONE	CUST_PROG_DONE	I2C_OSC_ON	USER_NVM_CMD			
R-0h	R/W1C-0h	R/W1C-0h	R-0h	R-0h			

表 7-61. USER_NVM_CMD_REG 寄存器字段说明

位	字段	类型	复位	说明
7	NVM_VERIFY_RESULT	R	0h	执行 CUST_NVM_VERIFY_CMD 后，该位提供操作结果。（1 = 未通过，0 = 通过）。如果为“1”，则仅当后续 CUST_NVM_VERIFY_CMD 通过时才能清除。 0h = 通过 1h = 未通过
6	CUST_NVM_VERIFY_DONE	R/W1C	0h	执行 CUST_NVM_VERIFY_CMD 后是否设置为“1”。在用户 W1C 之前保持为“1”。 0h = 尚未完成/未在进行中 1h = 完成
5	CUST_PROG_DONE	R/W1C	0h	执行 CUST_PROG_CMD 后是否设置为“1”。在用户 W1C 之前保持为“1”。 0h = 尚未完成/未在进行中 1h = 完成
4	I2C_OSC_ON	R	0h	如果收到 EN_OSC_DIY，则该寄存器字段设置为“1”。 0h = OSC 不通过 I2C 控制 1h = 由于 I2C 命令 EN_OSC_DIY，OSC 无条件打开
3-0	USER_NVM_CMD	R	0h	用于进入 DIY 编程模式并对用户 NVM 空间进行编程的命令。始终读为 0。 6h = DIS_OSC_DIY 7h = CUST_NVM_VERIFY_CMD 9h = EN_OSC_DIY Ah = CUST_PROG_CMD

Copyright © 2025 Texas Instruments Incorporated

7.7.54 POWER_UP_STATUS_REG 寄存器（偏移 = 35h）[复位 = 00h]

图 7-70 展示了 POWER_UP_STATUS_REG，表 7-62 中对此进行了介绍。

返回到汇总表。

图 7-70. POWER_UP_STATUS_REG 寄存器

7	6	5	4	3	2	1	0
POWER_UP_FROM_FSD	POWER_UP_FROM_EN_PB_VSENSE	COLD_RESET_ISSUED	状态		RETRY_COUNT		POWER_UP_FROM_OFF
R/W1C-0h	R/W1C-0h	R/W1C-0h	R-0h		R-0h		R/W1C-0h

表 7-62. POWER_UP_STATUS_REG 寄存器字段说明

位	字段	类型	复位	说明
7	POWER_UP_FROM_FSD	R/W1C	0h	如果由于 FSD 而触发了 ON_REQ，是否设置该位 0h = 未检测到通过 FSD 上电 1h = 检测到通过 FSD 上电
6	POWER_UP_FROM_EN_PB_VSENSE	R/W1C	0h	如果由于 EN/PB/VSENSE 引脚而触发了 ON_REQ，是否设置该位 0h = 未检测到通过引脚上电 1h = 检测到通过引脚上电
5	COLD_RESET_ISSUED	R/W1C	0h	如果通过引脚或 I2C 收到 COLD_RESET，是否设置该位 0h = 未收到 COLD RESET 1h = 收到通过引脚或 I2C 的 COLD RESET
4-3	状态	R	0h	指示当前器件状态 0h = 转换状态 1h = INITIALIZE 2h = STANDBY 3h = ACTIVE
2-1	RETRY_COUNT	R	0h	读取状态机中的当前重试计数。如果 RETRY_COUNT = 3 并且未屏蔽，则器件不会上电。
0	POWER_UP_FROM_OFF	R/W1C	0h	指示我们是否从 OFF 状态（POR 有效）上电 0h = 自上次清除该位以来未进入 OFF 状态 1h = 自上次清除该位以来已进入 OFF 状态

Copyright © 2025 Texas Instruments Incorporated

7.7.55 SPARE_2 寄存器（偏移 = 36h）[复位 = 00h]

图 7-71 展示了 SPARE_2，表 7-63 中对此进行了介绍。

返回到汇总表。

图 7-71. SPARE_2 寄存器

7	6	5	4	3	2	1	0
SPARE_2_1	SPARE_2_2	SPARE_2_3	SPARE_2_4	SPARE_2_5	SPARE_2_6	SPARE_2_7	SPARE_2_8
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

表 7-63. SPARE_2 寄存器字段说明

位	字段	类型	复位	说明
7	SPARE_2_1	R/W	0h	用户非 NVM 空间中的备用位
6	SPARE_2_2	R/W	0h	用户非 NVM 空间中的备用位
5	SPARE_2_3	R/W	0h	用户非 NVM 空间中的备用位
4	SPARE_2_4	R/W	0h	用户非 NVM 空间中的备用位
3	SPARE_2_5	R/W	0h	用户非 NVM 空间中的备用位
2	SPARE_2_6	R/W	0h	用户非 NVM 空间中的备用位
1	SPARE_2_7	R/W	0h	用户非 NVM 空间中的备用位
0	SPARE_2_8	R/W	0h	用户非 NVM 空间中的备用位

Copyright © 2025 Texas Instruments Incorporated

7.7.56 SPARE_3 寄存器（偏移 = 37h）[复位 = 00h]

图 7-72 展示了 SPARE_3，表 7-64 中对此进行了介绍。

返回到汇总表。

图 7-72. SPARE_3 寄存器

7	6	5	4	3	2	1	0
SPARE_3_1							
R/W-0h							

表 7-64. SPARE_3 寄存器字段说明

位	字段	类型	复位	说明
7-0	SPARE_3_1	R/W	0h	用户非 NVM 空间中的备用位

Copyright © 2025 Texas Instruments Incorporated

7.7.57 FACTORY_CONFIG_2 寄存器（偏移 = 41h）[复位 = X]

图 7-73 展示了 FACTORY_CONFIG_2，表 7-65 中对此进行了介绍。

返回到汇总表。

图 7-73. FACTORY_CONFIG_2 寄存器

7	6	5	4	3	2	1	0
NVM_REVISION			RESERVED	RESERVED	RESERVED	RESERVED	RESERVED
R-X			R-X	R-X	R-X	R-X	R-X

表 7-65. FACTORY_CONFIG_2 寄存器字段说明

位	字段	类型	复位	说明
7-5	NVM_REVISION	R	X	指定 NVM 配置的版本。注意：该寄存器只能由制造商编程。 0h = V0 1h = V1 ...
4	RESERVED	R	X	保留
3	RESERVED	R	X	保留
2	保留	R	X	保留
1	RESERVED	R	X	保留
0	RESERVED	R	X	保留

Copyright © 2025 Texas Instruments Incorporated

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客 户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

以下各节提供了有关正确使用 PMIC 的更多详细信息。每个可订购器件型号都具有唯一的默认非易失性存储器 (NVM) 设置，并且该可订购器件的相关技术参考手册 (TRM) 可在产品文件夹中的技术文档下找到。有关特定应用的信息，请参阅这些 TRM。此处概述了更多通用主题和一些示例。

为了协助您进行新设计，产品文件夹中提供了各种工具和文档。一些示例为：

- 评估模块和用户指南。
- GUI 与 PMIC 通信
- 原理图和布局检查清单
- 用户指南介绍了如何使用 PMIC 为特定处理器和 SoC 供电。
- 技术参考手册 (TRM) 介绍了每个可订购产品上的默认寄存器设置。

8.2 典型应用

TPS65219 PMIC 包含七个稳压器；3 个降压转换器和 4 个低压降稳压器 (LDO)。这个电源管理 IC 在成本和尺寸方面经过优化，除了电源资源外，它还集成了 3 个可配置的多功能引脚、1 个 GPIO、2 个 GPO 和 I2C 通信，是为多个处理器和 SoC 供电的理想解决方案。在设计用于为处理器及外设供电的 TPS65219 时，要考虑若干因素。在确定电源轨的数量以及与之一起使用的外部组件数量时，所需的稳压器数量、期望的时序控制、负载电流要求和电压特性都是很重要的因素。下一部分说明了一般情况。对于特定情况，请参阅相关的用户指南和可订购器件型号对应的 TRM。

8.2.1 典型应用示例

在此示例中，使用单个 TPS65219 PMIC 为通用处理器供电。此配电网络 (PDN) 显示 3.3V 输入电源，但也可以使用 5V 电源为降压转换器和 LDO 供电（如果未配置为旁路）。为了降低功率损耗，如果其中一个 PMIC 降压稳压器的输出满足所需余量和序列需求，则可以使用该输出为 LDO 供电。例如，使用 Buck2 (1.8V) 为 LDO2 (0.85V) 供电。LDO1 配置为旁路模式，并指派去为 SD 卡接口供电。旁路模式让电压可在 VSET_LDO1 和 1.8V 之间变化，从而满足 UHS 速度的 SD 规范，该规范需要 3.3V 的电压来初始化 SD 卡，然后才能将电压降至 1.8V，从而实现更短的上升/下降时间和更低的电磁干扰。可以将 VSEL_SD 多功能引脚配置为在运行期间触发电压变化。由于 Buck1 是具有最高电流能力的稳压器，因此将它分配去为处理器的 CORE 电源轨供电。每个降压稳压器都可以选择配置为高带宽，从而支持更高的负载瞬态和更高的总电容（本地 + 负载点）。由于 PMIC 由 3.3V 电源轨供电，因此使用外部负载开关为处理器上的 3.3V IO 域供电。其中一个 PMIC GPO (GPO2) 配置为上电/断电序列的一部分，并启用外部电源开关。

备注

如果使用外部分立式器件为 3.3V IO 供电，则必须选择具有有源放电功能的器件，以便在 PMIC GPO2 禁用该器件后电压得到有效地释放。

Copyright © 2025 Texas Instruments Incorporated



图 8-1. 示例电源图

8.2.2 设计要求

本节介绍的典型应用的设计要求概述如下：

- VDD CORE 电源轨需要 0.75V 电源轨以及高负载瞬态响应。
- VDDR CORE 电源轨需要 0.85V。
- 模拟域需要低噪声 1.8V 电源。

Copyright © 2025 Texas Instruments Incorporated

- 处理器 IO 域和外设需要 3.3V 和 1.8V 电源。
- uSD 卡接口启动时需要 3.3V 的电源轨，具有动态电压能力，能够在 3.3V 至 1.8V 之间切换，并支持超高速 (UHS)
- LPDDR4 需要 1.1V 电源轨。
- HDMI 发送器需要 1.2V 电源轨。

8.2.3 详细设计过程

本节介绍了 TPS65219 PMIC 中集成的每个电源模块的设计过程。请注意，本节中提到的大多数外部元件值都基于典型规格。有关最小值和最大值，请参阅“规格”部分中的相应参数。

8.2.3.1 Buck1、Buck2、Buck3 设计过程

输入电容 - Buck1、Buck2、Buck3

每个降压转换器要求在相应的 PVIN_Bx 引脚上有一个输入电容器。选择电容值时必须考虑电压和温度降额。由于开关转换器的性质，需要使用低 ESR 陶瓷电容器来实现出色的输入电压滤波。推荐的典型电容为 4.7µF 10V 电容器。如果 PCB 尺寸允许更大的占用空间，则可以使用更高的输入电容。

输出电容 - Buck1、Buck2、Buck3

每个降压输出都需要一个本地输出电容器来构成 LC 输出滤波器的电容部分。建议使用具有 X7 温度系数的陶瓷电容器。非汽车应用可以根据工作温度使用 X6 或更低系数。降压转换器具有多种开关模式和带宽配置，这些模式和配置会影响输出电容器的选择。开关模式配置 (BUCK_FF_ENABLE) 是一个适用于三个降压转换器的全局寄存器字段，在任何时候都不得更改。带宽选择是每个降压转换器的一个独立寄存器字段。请参阅技术参考手册 (TRM) 以了解具体的可订购器件型号，确定 NVM 配置和相应的输出电容要求。表 8-1 展示了每种开关模式和带宽配置所需的最小和最大电容（降额后）。必须考虑陶瓷电容器的直流偏置电压特性、容差、老化和温度影响。ESR 必须为 10mΩ 或更低。

表 8-1. 降压输出电容

开关模式选择	带宽选择	规格参数	电容	
寄存器字段： BUCK_FF_ENABLE	寄存器字段： BUCK1_BW_SEL、 BUCK2_BW_SEL、 BUCK3_BW_SEL		最小值	最大值 （包括本地 + 负载点）
准固定频率 （自动 PFM 或强制 PWM）	低带宽	COUT	10µF	75uF
	高带宽	COUT_HIGH_BW	30uF	220uF

电感器选型 - Buck1、Buck2、Buck3

降压转换器的内部参数针对 0.47uH 电感器进行了优化。DCR 必须为 50mΩ 或更低。确保所选电感器的额定值可支持至少 7.4A（对于 Buck1）和 5.4A（对于 Buck2/Buck3）的饱和电流。

Copyright © 2025 Texas Instruments Incorporated

8.2.3.2 LDO1、LDO2 设计过程

输入电容 - LDO1、LDO2

LDO 输入需要一个输入去耦电容器，以尽可能减少输入纹波电压。建议每个 LDO 使用典型的 2.2µF 电容。根据 LDO 的输入电压，可以使用 6.3V 或更高额定值的电容器。当 LDO 配置为 LDO、旁路或“负载开关”时，相同的输入电容要求适用。

输出电容 - LDO1、LDO2

LDO 输出需要一个输出电容器，以在负载阶跃或输入电压变化期间保持输出电压。建议对每个 LDO 输出使用 2.2µF 本地电容，ESR 为 10mΩ 或更小。局部电容不得超过 4µF（降额后）。此要求不包括在负载处看到的任何电容，仅指在器件附近看到的电容。每个 LDO 可支持的总电容（本地 + 负载点）取决于 NVM 配置。表 8-2 显示了基于电源轨配置所允许的最大总输出电容。请参阅具体可订购器件型号的技术参考手册 (TRM)，以根据寄存器设置和适用的最大总电容来确定 LDO 配置。

表 8-2. LDO1、LDO2 输出电容

寄存器设置		LDO 配置	最大总电容（2.2µF 本地 + 负载点）
LDOx_LSW_CONFIG	LDOx_BYP_CONFIG		
0	0	LDO	20uF
0	1	旁路	50uF
1	X	负载开关	50uF

8.2.3.3 LDO3、LDO4 设计过程

输入电容 - LDO3、LDO4

LDO3 和 LDO4 的输入电源引脚需要一个输入去耦电容器，以尽可能降低输入纹波电压。这两个 LDO 共享同一个输入电源引脚。建议使用至少 4.7µF 的输入电容。根据 LDO 的输入电压，可以使用 6.3V 或更高额定值的电容器。当 LDO 配置为 LDO 或“负载开关”时，相同的输入电容要求适用。

输出电容 - LDO3、LDO4

LDO 输出需要一个输出电容器，以在负载阶跃或输入电压变化期间保持输出电压。建议对每个 LDO 输出使用 2.2µF 本地电容，ESR 为 10mΩ 或更小。局部电容不得超过 4µF（降额后）。此要求不包括在负载处看到的任何电容，仅指在器件附近看到的电容。每个 LDO 可支持的总电容（本地 + 负载点）取决于 NVM 配置。表 8-3 显示了允许的最大总输出电容。请参阅具体可订购器件型号的技术参考手册 (TRM)，以根据寄存器设置和适用的最大总电容来确定 LDO 配置。

表 8-3. LDO3、LDO4 输出电容

寄存器设置	LDO 斜坡配置	最大总电容（2.2µF 本地 + 负载点）
LDOx_SLOW_PU_RAMP		
0	快速斜坡	15µF
1	慢速斜坡	30uF

8.2.3.4 VSYS、VDD1P8

VSYS 引脚为内部 VDD1P8 LDO 和其他内部功能供电。此引脚需要一个典型值为 2.2µF 的陶瓷电容器。为了实现更好的输入电压滤波，可以无任何限制地增大输入电容器。在典型应用中，此引脚连接到为 PVIN_Bx 引脚供电的同一前置稳压器。

VDD1P8 在内部基准 LDO 中，不得有任何负载。此引脚需要一个 2.2µF 的陶瓷电容器。

Copyright © 2025 Texas Instruments Incorporated

8.2.3.5 数字信号设计过程

此部分介绍了数字引脚所需的外部连接。3.3V 或 1.8V VIO 电源通常用作需要外部上拉电阻的数字信号的电压电平。不过，也可以使用更高电压（最高不超过最大规格）。PMIC 上数字引脚的 VIO 电源必须与连接到处理器上的数字信号的 IO 域相同。EN/PB/VSENSE 推荐使用 100kΩ 上拉电阻。可以根据系统要求计算 I2C 引脚的上拉电阻。所有其他数字引脚均可使用 10kΩ 上拉电阻。

如果 GPIO、GPO1 或 GPO2 被分配到上电序列的第一个时隙以启用外部分立元件，它们可以上拉至 VSYS。

可从外部驱动 EN/PB/VSENSE 引脚来启用或禁用 PMIC。但是，如果应用没有专门用于驱动该引脚的外部信号，则可以将其上拉至 VSYS。

备注

在 I2C 发送 I2C OFF 请求 (I2C_OFF_REQ) 后，需要使用外部信号驱动 EN/PB/VSENSE 引脚以唤醒 PMIC。如果 I2C 发送 OFF 请求并且 EN/PB/VSENSE 不是由外部信号驱动，则必须对 VSYS 执行下电上电，以将 PMIC 从 INITIALIZE 状态转换为 ACTIVE 状态。

表 8-4. 数字信号要求

数字引脚	外部连接
nINT	开漏输出。需要外部上拉。
nRSTOUT	开漏输出。需要外部上拉。
EN/PB/VSENSE	当配置为 EN 时，该信号可由外部逻辑驱动，以启用或禁用 PMIC。 当配置为 PB 时，该信号需要将一个上拉电阻连接到 VSYS 引脚。按钮是可选的。 当配置为 VSENSE 时，该信号需要一个外部电阻分压器来监控前置稳压器。
SDA	I2C 时钟信号。需要外部上拉。
SCL	I2C 数据信号。需要外部上拉。
GPIO	当配置为 GPIO（适用于多 PMIC）时，该引脚与第二个 TPS65219 PMIC 共享外部上拉电阻。 当配置为 GPO（适用于单 PMIC）时，需要外部上拉。
GPO1	开漏通用输出。需要外部上拉。
GPO2	开漏通用输出。需要外部上拉。
VSEL_SD / VSEL_DDR	输入数字引脚。必须在指定的 PMIC 电源轨斜升之前设置初始状态（上拉或下拉）。例如，如果该引脚用于设置 LDO1 上的电压，则必须在 LDO1 上电之前设置状态。
MODE / STBY	输入数字引脚。必须在上电序列完成之前设置初始状态（上拉或下拉）。
MODE / RESET	输入数字引脚。必须在上电序列完成之前设置初始状态（上拉或下拉）。

Copyright © 2025 Texas Instruments Incorporated

8.2.4 应用曲线



V_{IN} = 5.0V　V_{OUT} = 3.3V　T_A = 25°C
强制 PWM/高带宽　I_{out} = 1A　C_{OUT_total} = 57 µ F

图 8-2. Buck1 斜坡



V_{IN} = 5.0V　V_{OUT} = 3.3V　T_A = 25°C
强制 PWM/高带宽　I_{out} = 1A　C_{OUT_total} = 57 µ F

图 8-3. Buck2 斜坡



V_{IN} = 5.0V　V_{OUT} = 3.3V　T_A = 25°C
强制 PWM/高带宽　I_{out} = 1A　C_{OUT_total} = 57 µ F

图 8-4. Buck3 斜坡



V_{IN} = 5.0V　V_{OUT} = 3.3V　T_A = 25°C
LDO 模式　I_{out} = 400mA　C_{OUT_total} = 10 µ F

图 8-5. LDO1、LDO2 斜坡



V_{IN} = 5.0V　V_{OUT} = 3.3V　T_A = 25°C
LDO 模式/快速斜坡　I_{out} = 300mA　C_{OUT_total} = 10 µ F

图 8-6. LDO3、LDO4 快速斜坡



V_{IN} = 5.0V　V_{OUT} = 3.3V　T_A = 25°C
LDO 模式/慢速斜坡　I_{out} = 300mA　C_{OUT_total} = 10 µ F

图 8-7. LDO3、LDO4 慢速斜坡

Copyright © 2025 Texas Instruments Incorporated



V_{IN} = 5.0V　V_{OUT} = 3.3V　T_A = 25°C
强制 PWM/高带宽　空载　C_{OUT_total} = 57 µ F

图 8-8. 降压转换器放电



V_{IN} = 5.0V　V_{OUT} = 3.3V　T_A = 25°C
LDO 模式　空载　C_{OUT_total} = 2.2 µ F

图 8-9. LDO 放电



时隙编号	持续时间	分配的电源轨
0	1.5ms	BUCK2
1	0ms	
2	3ms	LDO1 / LDO3 / LDO4 / GPO1
3	1.5ms	
4	1.5ms	BUCK3
5	1.5ms	BUCK1
6	1.5ms	LDO2
7	10ms	
8	1.5ms	
9	10ms	nRSTOUT
10-15	0ms	

图 8-10. 可配置上电序列 - 示例



时隙编号	持续时间	分配的电源轨
0	10ms	nRSTOUT / BUCK3 / LDO2
1	0ms	
2	10ms	BUCK1 / LDO1 / LDO3 / GPO1
3	0ms	
4	10ms	BUCK2 / LDO4
5-15	0ms	

图 8-11. 可配置断电序列 - 示例

Copyright © 2025 Texas Instruments Incorporated

8.3 电源相关建议

该器件设计为在 2.5V 至 5.5V 的输入电源电压范围内运行。该输入电源可以由单节锂离子电池、两节原电池或一个可调节的前置稳压器来提供。在定义和选择电源电压时，必须考虑每个 PMIC 稳压器所需的电压余量。例如，如果降压稳压器需要 700mV 余量，而输出电压配置为 3.3V，则输入电源必须至少为 4V 才能提供足够的余量。为了避免错误的 UVLO 故障触发，输入电源轨的电阻必须足够低，以使输入电流瞬态不会导致器件供电电压下降过多。如果输入电源距离这个器件超过几英寸，那么除了陶瓷旁路电容器之外可能还需要额外的大容量电容。通常，选择电容值为 47 µ F 的电解电容器。当使用前置稳压器为 PMIC 供电时，建议选择不带有源放电的前置稳压器，以便在不受控制断电期间尽可能长时间地保持 PMIC 输入端的电压。

小心

时序控制和电压要求：PVIN_Bx 和 PVIN_LDOx 上的电压不得超过 VSYS。用于数字信号的上拉电源在任何时候都不得超过 VSYS。

8.4 布局

8.4.1 布局指南

对于所有开关电源来说，布局都是设计中的一个重要步骤。如果布局不仔细，稳压器可能会出现稳定性和 EMI 问题。因此，对于主电流路径和电源地路径，应使用宽而短的布线。输入电容器、输出电容器和电感器必须放置在尽可能靠近器件的位置。输出电容器必须具有低接地阻抗。直接在电容器的接地着陆焊盘上使用多个 VIAS (至少三个) 。以下是一些布局指南：

- **PVIN_Bx**：在布局 DRC 规则允许的范围内，将输入电容器放置在尽可能靠近 IC 的位置。输入电容器和 PVIN_Bx 引脚之间的任何额外寄生电感都会产生电压尖峰。建议使用宽而短的布线或多边形，以帮助尽可能减少布线电感。请勿将任何敏感信号路由到靠近输入电容器和器件引脚的位置，因为该节点具有高频开关电流。在每个直流/直流的 GND 焊盘上为每安培电流添加 3-4 个过孔。如果空间有限，不允许将输入电容器与 PMIC 放置在同一层，则将输入电容器放置在与 VIAS 相反的一层上靠近 IC 的位置，并在与 PMIC 所在同一层上添加一个小的输入电容器 (0.1µF)。该小电容器必须放置在靠近 PVIN_Bx 引脚的位置。
- **LX_Bx**：将电感器放置在靠近 PMIC 的位置，而不影响 PVIN 输入电容器，并使用短而宽的布线或多边形将引脚连接到电感器。请勿将任何敏感信号路由到靠近该节点的位置。电感器必须放置在与 IC 相同的层中，以防止不得不在 SW 节点中使用 VIAS。由于 SW 节点电压以非常快的上升和下降时间从输入电压摆动到接地，因此它是 EMI 的主要发生器。为了降低 EMI，如果需要，可以在 SW 节点添加 RC 缓冲器。
- **FB_Bx**：将每个 FB_Bx 引脚作为布线连接到输出电容器。请勿将输出电压多边形延伸到 FB_Bx 引脚，因为该引脚需要作为布线进行连接。从输出电容器到 FB_Bx 引脚的布线电阻必须小于 1Ω。由于 TPS65219 不支持遥感，因此 FB_Bx 引脚必须连接到 PMIC 的本地电容器。避免将 FB_Bx 布线至靠近任何噪声信号 (例如开关节点) 或电感器下方以避免耦合。如果空间有限，FB_Bx 引脚可以通过内层布线。请查看布局示例。
- **降压稳压器计数**：本地输出电容器必须放置在尽可能靠近电感器的位置，以尽可能减少电磁辐射。
- **PVIN_LDOx**：将输入电容器放置在尽可能靠近 PVIN_LDOx 引脚的位置。
- **VLDOx**：将输出电容器放置在靠近 VLDOx 引脚的位置。对于 LDO 稳压器，反馈连接为内部连接。因此，请务必将 LDO 输出和目标负载之间的 PCB 电阻保持在 LDO 可接受的电压、IR 和压降范围内。
- **VSYS**：将 VSYS 直接连接到安静的系统电压节点。将去耦电容器放置在尽可能靠近 VSYS 引脚的位置。
- **VDD1P8**：将 2.2µF 电容器放置在尽可能靠近 VDD1P8 引脚的位置。需要将该电容器放置在与 IC 同一层上。可以使用两到三个 VIAS 将电容器的 GND 侧连接到 PCB 的 GND 平面。
- **电源板**：散热焊盘必须通过至少九个 VIAS 连接到 PCB 接地层。
- **AGND**：请勿将 AGND 连接到电源板 (或散热焊盘) 。AGDN 引脚必须通过 VIA 连接到 PCB 接地层。使 AGDN 引脚与 VIA 之间的布线较短。

Copyright © 2025 Texas Instruments Incorporated

8.4.2 布局示例



图 8-12. 示例 PMIC 布局

9 器件和文档支持

TI 提供大量的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

9.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击*通知* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.2 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的使用条款。

9.3 商标

TI E2E™ is a trademark of Texas Instruments.
所有商标均为其各自所有者的财产。

9.4 静电放电警告

静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.5 术语表

TI 术语表　　本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision B (June 2024) to Revision C (April 2025)	Page
• 更新了封装信息表以包含有关 RSM 和 RHB 的 OPN 的信息	1
• 更新了表以包含新发布的 OPN	3

Changes from Revision A (March 2023) to Revision B (June 2024)	Page
• 更新了应用列表	1
• 添加了“器件比较”	3
• 删除了仅在汽车版本上受支持的固定频率参数	7
• 删除了 GPIO 的推挽参数。所有 GPIO 均为开漏。	7
• 更新了 CDM 测试条件以反映正确的规格。	7
• 更新了 PWM 上电压余量的测试条件，参数 6.1.3a	13
• 添加了有关定义 VIO 的注释	27
• 更新了内容以反映三个降压转换器而非两个降压转换器	33
• 添加了新主题“多 PMIC 运行”	54

Copyright © 2025 Texas Instruments Incorporated

Changes from Revision * (May 2022) to Revision A (March 2023) **Page**

- 将器件状态从“预告信息”更改为“量产数据” 1

11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

Copyright © 2025 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS6521901RHBR	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 01
TPS6521901RHBR.A	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 01
TPS6521901RSMR	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 01
TPS6521901RSMR.A	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 01
TPS6521902RHBR	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 02
TPS6521902RHBR.A	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 02
TPS6521902RSMR	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 02
TPS6521902RSMR.A	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 02
TPS6521903RHBR	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 03
TPS6521903RHBR.A	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 03
TPS6521903RSMR	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 03
TPS6521903RSMR.A	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 03
TPS6521904RHBR	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 04
TPS6521904RHBR.A	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 04
TPS6521904RSMR	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 04
TPS6521904RSMR.A	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 04

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS6521906RSMR	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 06
TPS6521906RSMR.A	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 06
TPS6521907RHBR	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 07
TPS6521907RHBR.A	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 07
TPS6521908RHBR	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 08
TPS6521908RHBR.A	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 08
TPS6521909RSMR	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 09
TPS6521909RSMR.A	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 09
TPS652190CRHBR	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 0C
TPS652190CRHBR.A	Active	Production	VQFN (RHB) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 0C
TPS6521910RSMR	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 10
TPS6521910RSMR.A	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 10
TPS6521940RSMR	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 40
TPS6521940RSMR.A	Active	Production	VQFN (RSM) | 32	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	65219 NVM 40

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TPS65219 :

- Automotive : TPS65219-Q1

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION

REEL DIMENSIONS



TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS6521901RHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
TPS6521901RSMR	VQFN	RSM	32	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
TPS6521902RHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
TPS6521902RSMR	VQFN	RSM	32	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
TPS6521903RHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
TPS6521903RSMR	VQFN	RSM	32	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
TPS6521904RHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
TPS6521904RSMR	VQFN	RSM	32	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
TPS6521906RSMR	VQFN	RSM	32	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
TPS6521907RHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
TPS6521908RHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
TPS6521909RSMR	VQFN	RSM	32	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
TPS652190CRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
TPS6521910RSMR	VQFN	RSM	32	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
TPS6521940RSMR	VQFN	RSM	32	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS6521901RHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
TPS6521901RSMR	VQFN	RSM	32	3000	367.0	367.0	35.0
TPS6521902RHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
TPS6521902RSMR	VQFN	RSM	32	3000	367.0	367.0	35.0
TPS6521903RHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
TPS6521903RSMR	VQFN	RSM	32	3000	367.0	367.0	35.0
TPS6521904RHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
TPS6521904RSMR	VQFN	RSM	32	3000	367.0	367.0	35.0
TPS6521906RSMR	VQFN	RSM	32	3000	367.0	367.0	35.0
TPS6521907RHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
TPS6521908RHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
TPS6521909RSMR	VQFN	RSM	32	3000	367.0	367.0	35.0
TPS652190CRHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
TPS6521910RSMR	VQFN	RSM	32	3000	367.0	367.0	35.0
TPS6521940RSMR	VQFN	RSM	32	3000	367.0	367.0	35.0

GENERIC PACKAGE VIEW

RHB 32

VQFN - 1 mm max height

5 x 5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224745/A

RHB0032E

PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:18X



SOLDER MASK DETAILS

4223442/B 08/2019

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33:
75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4223442/B 08/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGE OUTLINE

RHB0032W

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4226922/A 07/2021

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



LAND PATTERN EXAMPLE
SCALE:15X



SOLDER MASK DETAILS

4226922/A 07/2021

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33
74% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4226922/A 07/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

GENERIC PACKAGE VIEW

RSM 32

VQFN - 1 mm max height

4 x 4, 0.4 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224982/A

PACKAGE OUTLINE

RSM0032B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:20X



SOLDER MASK DETAILS

4219108/B 08/2019

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL

EXPOSED PAD 33:
77% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4219108/B 08/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 TI 销售条款)、TI 通用质量指南 或 ti.com 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。 除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月